特許
J-GLOBAL ID:200903050294109660
半導体メモリ装置のサブワードラインドライバ
発明者:
,
出願人/特許権者:
代理人 (1件):
高月 猛
公報種別:公開公報
出願番号(国際出願番号):特願平8-183712
公開番号(公開出願番号):特開平9-035475
出願日: 1996年07月12日
公開日(公表日): 1997年02月07日
要約:
【要約】【課題】 昇圧回路の負荷減少が可能で、マイクロブリッジによる待機電流不良を起こし難いサブワードラインドライバを提供する。【解決手段】 サブワードラインドライバ140,160は、アドレスラインi〜lに従いメインワードラインMWLの電圧をサブワードラインSWLへ伝達するトランジスタQ0〜26と、インバータ142〜164によるアドレスラインの反転論理に従いサブワードラインSWLを接地させるトランジスタQ2〜28と、トランジスタQ0〜26の制御端子とアドレスラインとの間に設けられて昇圧電圧を制御電圧とするトランジスタQ4〜30と、を備え、アドレスラインにより選択的にオンしてメインワードラインの電圧をサブワードラインへ伝達する構成とする。非選択のメインワードラインは接地電圧としておけるので昇圧電圧の使用量が減少し昇圧回路の負荷が軽減され、隣接相補形のメインワードラインではないのでマイクロブリッジの発生率が低く待機電流不良になり難い。
請求項(抜粋):
メインローデコーダにより制御されるメインワードライン及びサブローデコーダにより制御される複数のアドレスラインに従ってメモリセル選択用のサブワードラインを駆動する半導体メモリ装置のサブワードラインドライバにおいて、サブローデコーダにより制御される複数のアドレスラインに従い選択的にスイッチオンしてメインローデコーダにより制御されるメインワードラインの電圧をサブワードラインへ伝達するようにしたことを特徴とするサブワードラインドライバ。
引用特許:
審査官引用 (5件)
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平7-208947
出願人:日本電気株式会社
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平3-306928
出願人:三菱電機株式会社
-
特開平2-158995
-
ダイナミックRAM
公報種別:公開公報
出願番号:特願平4-263348
出願人:日本電気株式会社
-
特開平4-106783
全件表示
前のページに戻る