特許

J-GLOBAL ID：200903050312034509

電界効果トランジスタおよびその製造方法

発明者： 松浦 直樹
出願人/特許権者： 関西日本電気株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平7-340430
公開番号（公開出願番号）：特開平9-181311
出願日： 1995年12月27日
公開日（公表日）： 1997年07月11日
要約：

【要約】【課題】 ゲート・ドレイン間容量の少ない電界効果トランジスタを工程を増やすことなく提供する。【解決手段】 n+ 型半導体基板1上にエピタキシャル成長によりn型ドレイン領域2,このドレイン領域2上にボロンイオン注入によりp型ベース領域3及びこのベース領域3に砒素イオン注入によりn+ 型ソース領域4を順次形成し、次いでソース領域4表面からベース領域3を貫通してドレイン領域2に及ぶ溝5を形成し、その後その溝5内にゲート酸化膜6を形成すると共に、そのゲート酸化膜6を介して溝5の底部5aを除く箇所にポリシリコン膜のゲート電極12を形成する。従って、続いて基板1上に層間絶縁膜8を被覆すると、溝5の底部5aのゲート酸化膜6上にはゲート電極12ではなく層間絶縁膜8が形成され、ゲート電極12及びドレイン領域2間の容量は、溝5の底部5a上にゲート電極12がない分小さくできる。

請求項（抜粋）：

高濃度一導電型半導体基板上に形成した一導電型ドレイン領域と、このドレイン領域に形成した他導電型ベース領域と、このベース領域に形成した一導電型ソース領域と、このソース領域の表面から前記ベース領域を貫通して形成した溝と、この溝内面に形成したゲート酸化膜と、このゲート酸化膜上に形成したゲート電極と、このゲート電極上に被覆した層間絶縁膜と、を具備し、前記溝の底部のゲート酸化膜上に前記ゲート電極を介さずに前記層間絶縁膜を被覆した電界効果トランジスタ。

IPC (6件)：

H01L 29/78 ,  H01L 21/28 ,  H01L 21/768 ,  H01L 21/336 ,  H01L 21/338 ,  H01L 29/812

FI (6件)：

H01L 29/78 653 A ,  H01L 21/28 L ,  H01L 21/90 C ,  H01L 29/78 658 A ,  H01L 29/78 658 G ,  H01L 29/80 M