特許

J-GLOBAL ID：200903050333350613

半導体装置

発明者： 山本 裕雄
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平11-010704
公開番号（公開出願番号）：特開2000-208718
出願日： 1999年01月19日
公開日（公表日）： 2000年07月28日
要約：

【要約】【課題】少なくとも4系統の電源電圧系統を有する半導体装置において、各電源系間の静電気印可時の耐量を確保する為には静電気電荷の放電経路にある保護素子が多く介在し、また、放電経路の配線寄生抵抗により耐量が下がってしまう、という課題を解決した半導体装置を提供する。【解決手段】放電経路に通常動作時の電源配線を利用し、また各電源系(例えばVDD1、VDD3)の領域の最も近い領域に保護素子(例えばG25)を配置することにより耐量を確保する。

請求項（抜粋）：

半導体装置外から前記半導体装置内に電源を供給する複数の電源端子と、前記電源端子のうち低い電圧を供給する電源端子と他の電源端子との間に介在されてそれぞれ静電破壊電荷から半導体装置を保護する複数の第1の保護素子と、前記低い電圧を供給する電源端子の相互間に介在されて各々の電源端子に対して静電破壊電荷から保護する複数の第2の保護素子と、前記他の電源端子および前記低い電圧を供給する電源端子の電圧によってそれぞれ動作する半導体素子により構成される複数の電源電圧動作論理回路領域とを備え、それぞれの前記電源端子は論理回路動作時に相互に電気的接続は無く、かつ前記保護素子の少なくとも1つは中央部、もしくはその近くに配置することを特徴とする半導体装置。

IPC (3件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/82

FI (2件)：

H01L 27/04 H ,  H01L 21/82 L

Fターム (19件)：

5F038AV04 ,  5F038AV05 ,  5F038AV06 ,  5F038BH13 ,  5F038CA02 ,  5F038CA07 ,  5F038CD02 ,  5F038CD12 ,  5F038DF11 ,  5F038EZ20 ,  5F064BB35 ,  5F064CC02 ,  5F064CC09 ,  5F064CC21 ,  5F064DD01 ,  5F064DD13 ,  5F064EE08 ,  5F064EE42 ,  5F064EE52