特許
J-GLOBAL ID：200903050342972627
チップ型サーミスタの製造方法
発明者：
,
,
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平11-327411
公開番号（公開出願番号）：特開2001-143905
出願日： 1999年11月17日
公開日（公表日）： 2001年05月25日
要約：
【要約】【目的】本発明の目的は、セラミック焼結体の材料に起因する電気特性のバラツキを減少させ、かつ外部電極として厚膜電極を用いたことで電極固着力に優れるチップ型サーミスタの製造方法を提供することにある。【解決手段】サーミスタとして機能するセラミック焼結体を準備する工程と、セラミック焼結体の長さ方向の両端面に厚膜からなる一対の第1層外部電極を形成する工程と、第1層外部電極間の電気特性を測定し、測定結果に基づいてセラミック焼結体を層別する工程と、層別に基づいて第1層外部電極の少なくとも一方を覆うように厚膜からなる第2層外部電極を形成する工程と、第1層外部電極および/または第2層外部層電極上に第3層外部電極を電解めっきで形成する工程と、第3層外部電極の上に第4層外部電極を電解めっきで形成する工程とを備えることを特徴とする。
請求項（抜粋）：
サーミスタとして機能するセラミック焼結体を準備する工程と、前記セラミック焼結体の長さ方向の両端面に厚膜からなる一対の第1層外部電極を形成する工程と、前記第1層外部電極間の電気特性を測定し、測定結果に基づいて前記セラミック焼結体を層別する工程と、前記層別に基づいて、前記第1層外部電極の少なくとも一方を覆うように、厚膜からなる第2層外部電極を形成する工程と、前記第1層外部電極および/または前記第2層外部層電極上に、Ni薄膜からなる第3層外部電極を電解めっきで形成する工程と、前記第3層外部電極の上に、Sn系またはSn/Pb系薄膜からなる第4層外部電極を電解めっきで形成する工程と、を備えることを特徴とするチップ型サーミスタの製造方法。
IPC (2件)：
FI (2件)：
Fターム (15件)：
5E032BA23
, 5E032BB10
, 5E032CA02
, 5E032CB04
, 5E032CC02
, 5E032CC06
, 5E032CC14
, 5E034BB01
, 5E034BC02
, 5E034DC01
, 5E034DC03
, 5E034DC09
, 5E034DE07
, 5E034DE19
, 5E034DE20
