特許

J-GLOBAL ID：200903050358086260

マイクロデバイスの製造方法

発明者： 藤澤 憲克 ,  本多 順一
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2001-245981
公開番号（公開出願番号）：特開2003-060254
出願日： 2001年08月14日
公開日（公表日）： 2003年02月28日
要約：

【要約】【課題】シリコン基板をベースとするマイクロデバイスにおいて、シリコン基板を貫通する開口部を形成するときに、ひびや反りなどの発生を抑制し、寸法精度を向上して加工することができるマイクロデバイスの製造方法を提供する。【解決手段】シリコン基板10にマスク層15を形成し、マスク層15をマスクとするドライエッチングによりシリコン基板10を貫通する開口部Gを形成する。ここで、マスク層15として、Ptなどのポーリングの電気陰性度が1.8以上の材料を含む膜を用いる。

請求項（抜粋）：

シリコン基板をベースとするマイクロデバイスの製造方法であって、上記シリコン基板にマスク層を形成する工程と、上記マスク層をマスクとするドライエッチングにより上記シリコン基板を貫通する開口部を形成する工程とを有し、上記マスク層として、ポーリングの電気陰性度が1.8以上の材料を含む膜を用いるマイクロデバイスの製造方法。

IPC (8件)：

H01L 41/22 ,  B81B 3/00 ,  B81C 1/00 ,  G01C 19/56 ,  G01P 9/04 ,  H01L 21/3065 ,  H01L 41/08 ,  H01L 41/18

FI (8件)：

B81B 3/00 ,  B81C 1/00 ,  G01C 19/56 ,  G01P 9/04 ,  H01L 41/22 Z ,  H01L 41/18 101 Z ,  H01L 21/302 J ,  H01L 41/08 D

Fターム (13件)：

2F105BB12 ,  2F105CC04 ,  2F105CD05 ,  2F105CD13 ,  5F004AA02 ,  5F004BA04 ,  5F004BD05 ,  5F004DA18 ,  5F004DA23 ,  5F004DB01 ,  5F004DB08 ,  5F004EA05 ,  5F004EB08