特許

J-GLOBAL ID：200903050402213127

レベルシフト回路

発明者： 長浜 英雄
出願人/特許権者： 松下電工株式会社
代理人 (1件)： 佐藤 成示 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-250163
公開番号（公開出願番号）：特開平11-088134
出願日： 1997年09月16日
公開日（公表日）： 1999年03月30日
要約：

【要約】【課題】 レベルシフト電流が急激に流れた場合においても素子破壊を生じたり、ノイズにより誤動作を発生させることのないレベルシフト回路を提供する。【解決手段】 レベルシフト回路LSのN型MOSFET3のゲート端子と制御素子CR1との間に、N型MOSFET3のゲート端子に印加するゲート電圧を2段階に印加する2段階昇圧スイッチ回路SSを介在させた構成である。

請求項（抜粋）：

第1及び第2のP型MOSFETによりカレントミラー回路を構成し、前記第1のP型MOSFETとグランドとを第1のN型MOSFETを介して接続し、前記第2のP型MOSFETのソース端子とドレイン端子とをソース端子側が高電位になるように駆動電源を介して接続し、前記第2のP型MOSFETのドレイン端子と前記駆動電源の低電位側とを第1の抵抗素子を介して接続して成り、前記第1のN型MOSFETのゲート・ソース間に制御素子からの制御信号を印加することで前記第1及び第2のP型MOSFETに流れるレベルシフト電流により前記第1の抵抗素子に電圧を発生させることによってレベル変換を行うレベルシフト回路において、前記第1のN型MOSFETのゲート端子に印加されるゲート電圧を段階的に印加する段階昇圧スイッチ回路を前記第1のN型MOSFETのゲート端子と前記制御素子との間に設けたことを特徴とするレベルシフト回路。

IPC (3件)：

H03K 17/08 ,  H03K 17/10 ,  H03K 19/0185

FI (3件)：

H03K 17/08 C ,  H03K 17/10 ,  H03K 19/00 101 B