特許

J-GLOBAL ID：200903050403207406

半導体装置とその製造方法

発明者： 庄司 健一
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平7-122153
公開番号（公開出願番号）：特開平8-316431
出願日： 1995年05月22日
公開日（公表日）： 1996年11月29日
要約：

【要約】【構成】薄膜SOI領域内に形成した積層容量型メモリセルと薄膜SOI領域外で、且つ基板表面が薄膜SOI表面より高い位置に周辺回路を有し、且つ周辺回路部のトランジスタ下に高濃度低抵抗不純物領域を形成した周辺回路からなる半導体記憶装置。【効果】周辺回路との標高差を低減し、さらに低消費電力化に有利な薄膜SOI構造を有するメモリセルと、耐圧の良好なトランジスタを有し、且つラッチアップに対し強い周辺回路を有する高性能、且つ高信頼度な半導体装置を実現することが可能となる。

請求項（抜粋）：

半導体基板上に、絶縁膜を介して設けられた薄膜半導体の第一の半導体領域を有し、上記第一の半導体領域外の領域内に、上記絶縁膜を介さずに設けられ、その表面が上記第一の半導体領域の表面より高い第二の半導体領域を有することを特徴とする半導体装置。

IPC (3件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 29/786

FI (6件)：

H01L 27/10 671 C ,  H01L 27/10 621 C ,  H01L 27/10 681 F ,  H01L 27/10 681 D ,  H01L 27/10 691 ,  H01L 29/78 613 B