特許

J-GLOBAL ID：200903050444867321

半導体装置及び半導体装置の製造方法

発明者： 高瀬 珠生 ,  松永 範昭 ,  柴田 英毅
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-058593
公開番号（公開出願番号）：特開2000-260861
出願日： 1999年03月05日
公開日（公表日）： 2000年09月22日
要約：

【要約】【課題】埋め込み配線の配線間容量を十分に低減することが可能な半導体装置及び半導体装置の製造方法を提供すること。【解決手段】本発明の半導体装置20-1は、半導体基板1、前記半導体基板1の一方の主面上に設けられた複数の導電部15、及び少なくとも一部が前記複数の導電部15間に位置する絶縁膜8,9を具備し、前記複数の導電部15のそれぞれの側面と前記絶縁膜8,9とが上下方向に実質的に均一な幅の空隙16を形成したことを特徴とする。

請求項（抜粋）：

半導体基板、前記半導体基板の一方の主面上に設けられた複数の導電部、及び少なくとも一部が前記複数の導電部間に位置する絶縁膜を具備し、前記複数の導電部のそれぞれの側面と前記絶縁膜とが上下方向に実質的に均一な幅の空隙を形成したことを特徴とする半導体装置。

Fターム (42件)：

5F033HH09 ,  5F033HH11 ,  5F033HH17 ,  5F033HH21 ,  5F033HH32 ,  5F033JJ09 ,  5F033JJ11 ,  5F033JJ17 ,  5F033JJ21 ,  5F033JJ32 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN03 ,  5F033NN06 ,  5F033NN07 ,  5F033NN19 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ19 ,  5F033QQ25 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033RR11 ,  5F033RR22 ,  5F033RR23 ,  5F033RR29 ,  5F033SS01 ,  5F033SS04 ,  5F033SS11 ,  5F033SS15 ,  5F033TT04 ,  5F033XX09 ,  5F033XX25