特許

J-GLOBAL ID：200903050444985464

半導体集積回路

発明者： 大橋 一彦
出願人/特許権者： 株式会社東芝 ,  東芝マイクロエレクトロニクス株式会社
代理人 (1件)： 三好 秀和 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-153425
公開番号（公開出願番号）：特開平5-341013
出願日： 1992年06月12日
公開日（公表日）： 1993年12月24日
要約：

【要約】【目的】 半導体集積回路に関し、半導体集積回路の評価において、信頼性テストの評価効率を向上させることの可能な半導体集積回路を提供することを目的とする。【構成】 所定の異常を検出する少なくとも1つの異常検出手段1-1〜1-nと、異常検出手段1-1〜1-nの検出結果に基づき当該半導体集積回路の全体或いは一部に供給しているクロックパルスCLKを”H”レベルまたは”L”レベル固定として、供給を停止するクロック停止手段3とを有して構成し、クロック停止手段3は、当該半導体集積回路内外からのリセット信号RSTにより、当該半導体集積回路の全体或いは一部へのクロックパルスCLKの供給を再開する。

請求項（抜粋）：

所定の異常を検出する少なくとも1つの異常検出手段と、前記異常検出手段の検出結果に基づき当該半導体集積回路の全体或いは一部に供給しているクロックパルスを”H”レベルまたは”L”レベル固定として、供給を停止するクロック停止手段とを有することを特徴とする半導体集積回路。

IPC (3件)：

G01R 31/28 ,  H01L 21/66 ,  H01L 27/04

引用特許：

審査官引用 (4件)

• 特開昭64-078332
  
• 特開昭63-076026
  
• 特開昭51-036048
  
• 特開昭57-050438