特許

J-GLOBAL ID：200903050450767061

電極形成方法及び液晶表示装置

発明者： 湯川 禎三 ,  砂田 富久
出願人/特許権者： コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ
代理人 (1件)： 津軽 進 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-198660
公開番号（公開出願番号）：特開2003-015145
出願日： 2001年06月29日
公開日（公表日）： 2003年01月15日
要約：

【要約】【課題】製造コストの削減が図られた電極形成方法、及びこの電極形成方法が適用された液晶表示装置を提供する。【解決手段】透明電極膜10及び反射電極膜11を形成した後、レジスト膜12を形成し、このレジスト膜12に溝12aと薄肉部12bとが形成されるようにレジスト膜12を除去し、溝12a及び薄肉部12bが形成されたレジスト膜12をマスクとして反射電極膜11及び透明電極膜10をエッチングし、その後、レジスト膜12をアッシングすることにより薄肉部12bを除去し、薄肉部12が除去されたレジスト膜12で反射電極110をエッチングする。

請求項（抜粋）：

基板上の所定領域に透明電極と反射電極とを形成する電極形成方法であって、前記基板上に前記透明電極用の第1の膜を形成する第1の工程と、前記第1の膜上に前記反射電極用の第2の膜を形成する第2の工程と、前記第2の膜上に第3の膜を形成する第3の工程と、前記第3の膜の前記所定領域に対応する部分が相対的に膜厚の薄い部分と厚い部分とを有し、且つ前記第3の膜の前記所定領域の周囲に対応する部分が除去されるように、第3の膜を加工する第4の工程と、前記加工された第3の膜をマスクとして前記第1の膜及び前記第2の膜をエッチングする第5の工程と、前記第3の膜の膜厚の薄い部分を除去する第6の工程と、前記膜厚の薄い部分が除去された第3の膜をマスクとして前記第2の膜をエッチングする第7の工程とを備えたことを特徴とする電極形成方法。

IPC (4件)：

G02F 1/1343 ,  G09F 9/30 338 ,  G09F 9/30 349 ,  G09F 9/35

FI (4件)：

G02F 1/1343 ,  G09F 9/30 338 ,  G09F 9/30 349 D ,  G09F 9/35

Fターム (34件)：

2H092GA13 ,  2H092GA17 ,  2H092GA19 ,  2H092JA26 ,  2H092JB07 ,  2H092JB08 ,  2H092JB58 ,  2H092MA15 ,  2H092MA16 ,  2H092MA18 ,  2H092MA19 ,  2H092NA27 ,  2H092PA12 ,  5C094AA22 ,  5C094AA43 ,  5C094AA44 ,  5C094BA03 ,  5C094BA43 ,  5C094CA19 ,  5C094CA24 ,  5C094DA13 ,  5C094EA04 ,  5C094EA05 ,  5C094EA06 ,  5C094EB02 ,  5C094ED03 ,  5C094ED11 ,  5C094ED13 ,  5C094FA01 ,  5C094FB01 ,  5C094FB02 ,  5C094FB12 ,  5C094FB15 ,  5C094GB10