半導体装置

発明者：
出願人/特許権者：
代理人 (1件)：鈴江武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-228368
公開番号（公開出願番号）：特開平7-086579
出願日： 1993年09月14日
公開日（公表日）： 1995年03月31日
要約：

【要約】【目的】極浅拡散層を用いてもゲート側壁下のソース,ドレインの抵抗を小さくすることができ、より微細化に適した半導体装置を提供すること。【構成】半導体基板上にMOSトランジスタを形成した半導体記憶装置において、n型Si基板11上に素子形成領域を囲むように形成された素子分離領域12と、基板11上にゲート酸化膜13を介して形成されたゲート電極14と、このゲート電極14のソース・ドレイン形成側の基板11上に形成された硼素添加のSiエピタキシャル層15と、ゲート電極14の側部でSiエピタキシャル層15の上に形成された側壁絶縁膜16と、Siエピタキシャル層15からの固相拡散により基板表面に形成されたp型の極浅拡散層(ソース・ドレイン領域)18とを具備してなることを特徴とする。

請求項（抜粋）：

半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、このゲート電極のソース・ドレイン形成側の基板上に形成された半導体層と、前記ゲート電極の側部で前記半導体層の上に形成された側壁絶縁膜と、前記基板表面に形成されたソース・ドレイン領域とを具備してなることを特徴とする半導体記憶装置。

前のページに戻る