特許

J-GLOBAL ID：200903050485491654

半導体装置及びその製造方法

発明者： 太田 和伸
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-319318
公開番号（公開出願番号）：特開2002-134739
出願日： 2000年10月19日
公開日（公表日）： 2002年05月10日
要約：

【要約】【課題】 低消費電力でかつ高速に動作する絶縁ゲート型のトランジスタを含む半導体装置及びその製造方法を得る。【解決手段】 Si基板1のトランジスタ形成領域の表面内に選択的に2つのソース・ドレイン領域9が形成され、Si基板1におけるソース・ドレイン領域9,9間であるチャネル領域上に積層ゲート絶縁膜25が形成され、積層ゲート絶縁膜25上にゲート電極3が形成される。積層ゲート絶縁膜25は各々がSiO2よりも高い誘電率を有するHfSiO2膜21、HfO膜22及びHfSiO2膜23の3層構造で形成され、HfSiO2膜21はHfO2膜22よりもSi基板1との界面での反応性が低く、HfSiO2膜23はHfO2膜22よりもゲート電極3(ポリシリコン層4)との界面での反応性が低い。

請求項（抜粋）：

シリコン基板に作り込まれる絶縁ゲート型のトランジスタを含む半導体装置であって、前記トランジスタは、前記シリコン基板上に選択的に形成されたゲート絶縁膜を備え、前記ゲート絶縁膜下の前記シリコン基板の表面がチャネル領域として規定され、前記ゲート絶縁膜上に形成されたポリシリコンからなるゲート電極と、前記シリコン基板の表面内に前記チャネル領域を挟んで形成された第1及び第2のソース・ドレイン領域とをさらに備え、前記ゲート絶縁膜は、シリコン酸化膜よりも誘電率が高い材質を含んで形成され、上層部、中央部、及び下層部からなり、前記下層部は前記中央部に比べ前記シリコン基板との反応性が低く、前記上層部は前記中央部に比べ前記ゲート電極との反応性が低いことを特徴とする、半導体装置。

IPC (5件)：

H01L 29/78 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 21/8238 ,  H01L 27/092

FI (3件)：

H01L 29/78 301 G ,  H01L 27/08 102 C ,  H01L 27/08 321 D

Fターム (36件)：

5F040DA01 ,  5F040DA02 ,  5F040DA06 ,  5F040DB01 ,  5F040DC01 ,  5F040EC01 ,  5F040EC07 ,  5F040EC11 ,  5F040ED02 ,  5F040ED03 ,  5F040EF02 ,  5F040EK01 ,  5F040EK05 ,  5F040FA07 ,  5F040FA16 ,  5F040FB02 ,  5F040FC13 ,  5F040FC19 ,  5F048AA00 ,  5F048AA05 ,  5F048AA08 ,  5F048AC01 ,  5F048AC03 ,  5F048BA01 ,  5F048BB04 ,  5F048BB06 ,  5F048BB07 ,  5F048BB08 ,  5F048BB11 ,  5F048BB13 ,  5F048BB16 ,  5F048BB17 ,  5F048BC05 ,  5F048BC06 ,  5F048BF06 ,  5F048BG14