特許
J-GLOBAL ID：200903050486950067
同相電圧安定度を有するオフセットコンパレータ
発明者：
出願人/特許権者：
代理人 (1件)：
中村 稔 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-236692
公開番号（公開出願番号）：特開平8-116243
出願日： 1995年09月14日
公開日（公表日）： 1996年05月07日
要約：
【要約】 (修正有)【目的】 差分オフセットコンパレータ回路において、入力同相電圧の変化を補償するためにオフセット電圧を動的に、そして自動的に設定するオフセット電圧制御副回路を提供する。【構成】 第1及び第2の整合トランジスタ対11,12の経路の電流を制御する電圧入力端子20,22と、第3及び第4の整合トランジスタ対の並列経路の電流を制御するオフセット電流制御副回路43の出力端子とを有する。この副回路の第1の電圧フォロアの入力は上記電圧入力端子にまたがって接続されている直列抵抗分圧回路の中心ノードに接続され、出力は基準電流経路内に挿入されている別の直列抵抗分圧回路の対応する中心ノードの電圧を制御する。この副回路の第2の電圧フォロアの入力は基準電圧端子に接続され、出力は上記別の直列抵抗分圧回路にまたがる電圧差を制御する。
請求項（抜粋）：
同相電圧を有する第1及び第2の入力電圧を受ける第1及び第2の入力端子と、出力端子と、第1及び第2の電源端子と、基準電圧信号を受ける基準電圧端子と、上記第1の電源端子に結合されている第1の端子と、上記第1の入力端子に結合されている第2の端子と、第3の端子とを有する第1のトランジスタと、上記第1の電源端子に結合されている第1の端子と、上記第2の入力端子に結合されている第2の端子と、第3の端子とを有する第2のトランジスタとからなる第1の対の整合したトランジスタと、上記第1及び第2のトランジスタの上記第3の端子と上記第2の電源端子との間に結合されている第1の電流源と、上記第1の電源端子に結合されている第1の端子と、第2の端子と、第3の端子とを有する第3のトランジスタと、上記第1の電源端子に結合されている第1の端子と、第2の端子と、第3の端子とを有する第4のトランジスタとからなる第2の対の整合したトランジスタと、上記第3及び第4のトランジスタの上記第3の端子と上記第2の電源端子との間に結合されている第2の電流源と、上記第1及び第2の入力端子と上記基準電圧端子とに結合され、上記基準電圧端子に印加された上記基準電圧信号によって決定される電圧と上記第1及び第2の入力信号の同相電圧によって決定される同相電圧とを有する第1及び第2のオフセット電圧信号をそれぞれ上記第3及び第4のトランジスタの上記第2の端子に印加する手段と、上記第1及び第2のトランジスタ対と上記出力端子とに結合され、上記第1及び第2のオフセット電圧信号によって決定される大きさだけオフセットした上記第1及び第2の入力電圧信号の相対的な値を表す出力電圧信号を上記出力端子に生成する出力段手段とを備えていることを特徴とするコンパレータ回路。
IPC (4件)：
H03K 5/08
, G01R 19/165
, H03F 3/34
, H03F 3/45
