特許

J-GLOBAL ID：200903050510504707

微分電流消費解析を防止するデータ処理装置およびこの装置の動作方法

発明者： マルクス、フォイザー
出願人/特許権者： コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-572811
公開番号（公開出願番号）：特表2002-526797
出願日： 1999年09月21日
公開日（公表日）： 2002年08月20日
要約：

【要約】【課題】 集積回路における演算動作と入出力動作を並列処理することにより電流消費の低減を図る。【解決手段】 この発明は、特にチップカード等のデータ処理装置100およびその動作方法に関する。前記装置は、クロックパルスに従って演算動作、特に暗号動作を行なう集積回路と、データ入力および出力と、集積回路のレジスタからレジスタへとデータを転送するデータ転送とを備えている。この結果、集積回路10は、一方で演算動作を行ない、他方でレジスタからレジスタへの、またはレジスタ間でのデータ転送の入力/出力が時間的に並列で行なわれるように、制御されている。

請求項（抜粋）：

クロック信号に基づいて算術的演算、特に暗号演算を実行する集積回路と、データ入出力と、前記集積回路のレジスタからおよびレジスタへのデータ転送と、を備える、特にチップカードを含むデータ処理装置の動作方法において、 前記集積回路が、一方では算術的演算を、他方では1つのレジスタから他のレジスタへのまたはレジスタ間でのデータ転送のみならずデータ入出力の演算の実行をも時間的に並列に行なわれるように制御されることを特徴とするデータ処理装置の動作方法。

IPC (3件)：

G09C 1/00 650 ,  G06K 19/07 ,  H04L 9/28

FI (3件)：

G09C 1/00 650 Z ,  G06K 19/00 N ,  H04L 9/00 661

Fターム (10件)：

5B035AA13 ,  5B035BB09 ,  5B035CA11 ,  5B035CA38 ,  5J104AA20 ,  5J104AA44 ,  5J104NA07 ,  5J104NA22 ,  5J104NA35 ,  5J104NA40

引用特許：

出願人引用 (1件)

• 特開昭63-085856
  

引用文献：

出願人引用 (1件)

• Differential Power Analysis