特許
J-GLOBAL ID：200903050519364142
半導体装置のバーンイン装置および方法
発明者：
出願人/特許権者：
代理人 (1件)：
西教 圭一郎
公報種別：公開公報
出願番号（国際出願番号）：特願平4-330727
公開番号（公開出願番号）：特開平6-174784
出願日： 1992年12月10日
公開日（公表日）： 1994年06月24日
要約：
【要約】【目的】 リードフレーム付きICの全体の機械的強度を低下させず、バーンイン処理を行うことができる半導体装置のバーンイン処理装置および方法を提供する。【構成】 リードフレーム付きIC70のプリテストを行い、IC62が不良品であれば、IC62の近傍のリードフレーム61上に、検出孔72を加工し形成する。次にバーンイン処理を行うときに、検出孔72が検出手段130であるICソケット82の検出ピン100によって検出されたとき、検出手段130に応答して、接続手段131であるICソケット82のコンタクト棒110は、コンタクト電極85と電極リードピン102との電気的接続を解除する。したがって、不良品のIC62のリード端子63には、バーンイン装置処理部132より電位および信号が与えられない。
請求項（抜粋）：
リードフレームに複数個ずつ形成される半導体装置を、リードフレームに機械的に接続された状態で処理を施す半導体装置のバーンイン装置において、各半導体装置を個別的に装着し、バーンイン処理に必要な電気的接続を行う複数の接続手段と、各半導体装置が接続手段に装着された状態で、リードフレームの各接続手段の近傍の予め定められる位置に、半導体装置が不良品であることを表す不良表示が、付加されているか否かを検出する検出手段と、検出手段からの出力に応答し、不良表示が検出されない半導体装置を装着した接続手段のみに通電しながらバーンイン処理を行う処理手段とを含むことを特徴とする半導体装置のバーンイン装置。
IPC (2件)：
前のページに戻る
