特許

J-GLOBAL ID：200903050552794616

半導体記憶装置

発明者： 岩井 亮介
出願人/特許権者： ソニー株式会社
代理人 (1件)： 高橋 光男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-220673
公開番号（公開出願番号）：特開平7-057477
出願日： 1993年08月12日
公開日（公表日）： 1995年03月03日
要約：

【要約】【目的】 読み出し時のアクセスタイムを高速化し、また、書き込み時の書き込みパルス幅を短くし、さらに、書き込みリカバーを高速化する。【構成】 読み出しサイクル時には、出力選択部21によって読み出し用のトランスファ・ゲート1,2のみが導通状態となる。したがって、メモリセルは、ビット線BIT(BIT ̄)、読み出し用トランスファ・ゲート1,2、読み出しデータ線RD(RD ̄)を通し、図示しないセンス増幅器を駆動する。また、書き込みサイクル時には、出力選択部22によって書き込み用のトランスファ・ゲート3,4のみが遮断状態となり、書き込みデータ線WD(WD ̄)、書き込み用トランスファ・ゲート3,4、ビット線BIT(BIT ̄)を通し、メモリセルにデータが書き込まれる。また、書き込みリカバー時には、プルアップする必要がある配線が、ビット線BIT(BIT ̄)と読み出しデータ線RD(RD ̄)だけとなり、書き込みリカバーの高速化が可能となる。

請求項（抜粋）：

行列に配置されたメモリセルと、前記メモリセルに接続された一対のビット線と、前記メモリセルに接続されたワード線と、前記一対のビット線毎に書込専用データバス線との間に設けられた書込専用選択回路と、前記一対のビット線毎に読出専用データバス線との間に設けられた読出専用選択回路とを備え、前記メモリセルへの書き込み時には、前記書込専用選択回路は、前記一対のビット線を選択的に書込専用データバス線にのみカップリングし、前記メモリセルからの読み出し時には、前記読出専用選択回路は、前記一対のビット線を選択的に読出専用データバス線にのみカップリングすることを特徴とする半導体記憶装置。

IPC (2件)：

G11C 11/418 ,  G11C 11/417

FI (2件)：

G11C 11/34 301 B ,  G11C 11/34 305

引用特許：

審査官引用 (3件)

• 特開昭63-064690
  
• 特開平3-003195
  
• 特開平1-311497