特許
J-GLOBAL ID：200903050577966543
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-188519
公開番号（公開出願番号）：特開平5-036839
出願日： 1991年07月29日
公開日（公表日）： 1993年02月12日
要約：
【要約】【目的】層間絶縁膜にスルーホールを開口した後、フォトレジストを残した状態で層間絶縁膜を露出させることなく下層配線表面に形成された弗化物をスパッタエッチングして、信頼性の高い半導体装置を高歩留りで生産する。【構成】フォトレジスト6をマスクとして弗素系のガスを用いた反応性イオンエッチングにより層間絶縁膜4にスルーホールを開口する。つぎにフォトレジスト6を残した状態で下層配線であるAl合金3表面に形成された弗化物7をアルゴンでスパッタエッチングする。層間絶縁膜4がスパッタされないのでスルーホールの信頼性が向上する。
請求項（抜粋）：
半導体基板の一主面上に下層配線を形成してから層間絶縁膜を形成する工程と、フォトレジストをマスクとして弗素系のガスを用いた反応性イオンエッチングにより前記層間絶縁膜を選択エッチングして上層配線と接続するためのスルーホールを形成する工程と、前記フォトレジストを残した状態で前記スルーホールに露出した前記下層配線の表面に形成された弗化物をエッチングする工程と、前記フォトレジストを剥離する工程とを含む半導体装置の製造方法。
IPC (3件)：
H01L 21/90
, H01L 21/28
, H01L 21/28 301
