特許
J-GLOBAL ID：200903050602621491
情報処理装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-155135
公開番号（公開出願番号）：特開平5-346865
出願日： 1992年06月15日
公開日（公表日）： 1993年12月27日
要約：
【要約】【目的】 所要プログラムのデバッグ実行中に電源断が発生しても、電源立上げ後は電源断が発生する直前の状態から該当プログラムのデバッグを継続可能にする。【構成】 デバッグモードでのプログラム実行中に電源断が生じたか否かを判別する情報を記憶する判別情報記憶部を設け、電源立上げ時、判別情報記憶部に記憶された判別情報に基づいてデバッグモードでのプログラム実行中に電源断が生じた後の電源立上げであることを確認した場合には、プログラムのチェックサム方式による異常チェックを行わないようにする。
請求項（抜粋）：
プログラム用メモリにロードされたプログラムに基づいて情報処理を行うプロセッサを有し、このプロセッサは、電源立上げ時、チェックサム方式による前記プログラムの異常チェックを行ない、かつデバッグモード選択時には前記プログラムを実行し、該プログラムの任意アドレスに書込まれたブレイク用コードを検出する毎にその時点におけるプログラム実行結果を外部へ通知する情報処理装置において、前記デバッグモードでのプログラム実行中に電源断が生じたか否かを判別する情報を記憶する判別情報記憶部と、電源立上げ時、前記記憶部に記憶された判別情報に基づいて前記デバッグモードでのプログラム実行中に電源断が生じた後の電源立上げか否かを判別する判別手段と、この判別手段により前記デバッグモードでのプログラム実行中に電源断が生じた後の電源立上げであることを確認すると前記プログラムのチェックサム方式による異常チェックを禁止する禁止手段とを具備したことを特徴とする情報処理装置。
IPC (4件)：
G06F 11/00 350
, G06F 1/30
, G06F 11/14 310
, G06F 11/28
