特許

J-GLOBAL ID：200903050633482449

半導体装置及びその製造方法

発明者： 森脇 將 ,  山田 隆順
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-285674
公開番号（公開出願番号）：特開2002-094057
出願日： 2000年09月20日
公開日（公表日）： 2002年03月29日
要約：

【要約】【課題】 半導体基板表面にシリコン酸化膜が形成されることを防止しつつ、高誘電率材料のみからなるゲート絶縁膜をスパッタリング法により形成できるようにしてMOSFETの駆動力を向上させる。【解決手段】 チャンバー内をArガスの雰囲気にしながら、表面部にZr酸化物層11が形成されたZrターゲット10を用いてスパッタリングを行なうことにより、p型シリコン基板30上にゲート絶縁膜の下層部となる第1のZr酸化物膜32を形成する。次に、チャンバー内をArガスとO2 ガスとの混合ガスの雰囲気にしながら、Zrターゲット10を用いて反応性スパッタリングを行なうことにより、第1のZr酸化物膜32上にゲート絶縁膜の中層部又は上層部となる第2のZr酸化物膜33を形成する。

請求項（抜粋）：

チャンバー内に、少なくとも表面部が酸化された状態の金属ターゲットを用意する工程と、前記チャンバー内を不活性ガスの雰囲気にしながら、前記金属ターゲットを用いてスパッタリングを行なうことにより、半導体基板上にゲート絶縁膜の下層部となる第1の金属酸化物膜を形成する工程と、前記チャンバー内を不活性ガスと酸素ガスとの混合ガスの雰囲気にしながら、前記金属ターゲットを用いて反応性スパッタリングを行なうことにより、前記第1の金属酸化物膜上に前記ゲート絶縁膜の中層部又は上層部となる第2の金属酸化物膜を形成する工程とを備えていることを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 29/78 ,  H01L 21/203 ,  H01L 21/316

FI (3件)：

H01L 21/203 S ,  H01L 21/316 Y ,  H01L 29/78 301 G

Fターム (21件)：

5F040DA21 ,  5F040DC01 ,  5F040ED01 ,  5F040ED03 ,  5F040ED06 ,  5F040FA03 ,  5F040FC00 ,  5F058BA20 ,  5F058BC03 ,  5F058BF14 ,  5F058BJ01 ,  5F103AA08 ,  5F103BB22 ,  5F103DD27 ,  5F103HH03 ,  5F103LL08 ,  5F103NN05 ,  5F103PP18 ,  5F103PP20 ,  5F103RR02 ,  5F103RR08