特許
J-GLOBAL ID:200903050640660336

電子回路

発明者:
出願人/特許権者:
代理人 (1件): 佐藤 隆久
公報種別:公開公報
出願番号(国際出願番号):特願平9-172399
公開番号(公開出願番号):特開平11-017459
出願日: 1997年06月27日
公開日(公表日): 1999年01月22日
要約:
【要約】【課題】 回路の高速性に影響を与えることなく、利得の精度を改善でき、アーリー効果を低減できる電子回路を実現する。【解決手段】 ベースが共通なバイアス電圧VB1によりバイアスされているトランジスタQ41,Q42および差動増幅回路を構成するトランジスタQ43,Q44により、トランジスタQ41,Q42のアーリー効果により生じたトランジスタQ41,Q42のエミッタ電位差を補正電流Δiとして抽出する。この補正電流ΔiをトランジスタQ45,Q46のエミッタ側に供給し、トランジスタQ45,Q46のアーリー効果を補正するので、回路の動作特性に影響を与えることなく、アーリー効果を低減できる。
請求項(抜粋):
ベース電位が同じレベルに保持され、エミッタに所定の電流を供給する第1と第2の電流供給手段が接続され、コレクタがそれぞれ所定の機能回路に接続されている第1と第2のトランジスタと、ベースがそれぞれ上記第1と第2のトランジスタのエミッタに接続され、エミッタが電流源に共通に接続され、差動対を構成している第3と第4のトランジスタとを有し、上記第3と第4のトランジスタのコレクタ電流を受けて、これらのコレクタ電流に応じてアーリー効果を補正する電子回路。
IPC (2件):
H03F 1/08 ,  H03F 3/45
FI (2件):
H03F 1/08 ,  H03F 3/45 Z
引用特許:
審査官引用 (8件)
  • 特開平4-129306
  • 特開平4-129306
  • 特開平2-288504
全件表示

前のページに戻る