特許

J-GLOBAL ID：200903050693815625

トランジスタの製造方法および半導体装置

発明者： 石田 守
出願人/特許権者： 株式会社リコー
公報種別：公開公報
出願番号（国際出願番号）：特願平7-036327
公開番号（公開出願番号）：特開平8-213476
出願日： 1995年01月31日
公開日（公表日）： 1996年08月20日
要約：

【要約】【目的】 低い基板バイアスによってしきい値電圧を広い範囲で制御できるトランジスタおよび、このトランジスタを用いた多しきい値電圧の半導体装置を提供する。【構成】 N,P型導電性ポリシリコンをそれぞれNMOS、PMOSトランジスタのゲート電極に用いる半導体装置において、一部のNMOS(またはPMOS)トランジスタに対してP型(またはN型)ゲートを用いることによって、異なるしきい値電圧のトランジスタを、工程数が増加することなく、同時に作製する。ゲート電極へのイオン注入は、ゲート電極形状に微細加工される以前に行い、微細加工の後工程であるイオン注入工程や不純物導入工程による不純物導入を阻止できる保護膜をゲート電極上に形成することによって、確実にN型ゲートとP型ゲートがどのトランジスタに対しても形成できるようにする。

請求項（抜粋）：

N型導電性ポリシリコンをNMOSトランジスタのゲート電極に用い、P型導電性ポリシリコンをPMOSトランジスタのゲート電極に用いる半導体装置において、ゲート電極へのイオン注入マスクによってP型導電性ポリシリコンを一部のNMOSトランジスタのゲート電極に用い、しきい値電圧の異なる2種類のNMOSトランジスタを同時に作製することを特徴とするNMOSトランジスタの製造方法。

IPC (4件)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 29/78 ,  H01L 21/336

FI (3件)：

H01L 27/08 102 C ,  H01L 29/78 301 P ,  H01L 29/78 301 G