特許

J-GLOBAL ID：200903050699977155

半導体集積回路装置

発明者： 関根 康
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願2000-002410
公開番号（公開出願番号）：特開2001-196536
出願日： 2000年01月11日
公開日（公表日）： 2001年07月19日
要約：

【要約】 (修正有)【課題】 一基板にデジタル回路とアナログ回路を混載したシステムICでは、デジタル回路で発生したノイズがアナログ回路に回り込む為、アナログ回路を構成する容量素子にノイズが乗り易く、容量子の充放電が不安定となる。特に、フィルタ回路等に用いる容量素子は容量値が小さい為、ノイズの影響を受け易い。本発明の目的は、容量素子の充放電を安定にする技術を提供する事にある。【解決手段】 容量素子を有する半導体集積回路装置において、所定の電位に固定したシールド体によって、容量素子を取り囲む構造を形成する。

請求項（抜粋）：

容量素子を有する半導体集積回路装置であって、前記容量素子は、所定の電位に電位固定されるシールド体によって囲まれていることを特徴とする半導体集積回路装置。

IPC (2件)：

H01L 27/04 ,  H01L 21/822

Fターム (7件)：

5F038AC14 ,  5F038BH10 ,  5F038BH19 ,  5F038CD02 ,  5F038CD03 ,  5F038DF12 ,  5F038EZ20