特許

J-GLOBAL ID：200903050718293610

不揮発性半導体記憶装置及びその製造方法

発明者： 吉見 正徳 ,  重松 正喜 ,  和田 昌久
出願人/特許権者： シャープ株式会社
代理人 (1件)： 野河 信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願2000-150290
公開番号（公開出願番号）：特開2001-332709
出願日： 2000年05月22日
公開日（公表日）： 2001年11月30日
要約：

【要約】【課題】 セルアレイ面積を大きくすることなく、さらに製造コストを増大させずに、ビット線拡散層と共通ソース拡散層の長さ方向に隣り合う複数個のメモリセルごとにPウェルを分離して、不揮発性半導体記憶装置のしきい値電圧のばらつきを低減することができる半導体記憶装置の製造方法を提供すること。【解決手段】 第1導電型半導体基板1に、第2及び第1導電型ウェル2、3を形成し、第1導電型ウェル2上にトンネル酸化膜4及びY軸方向に延びるフローティングゲート(FG)5を形成し、FG5をマスクとして用いて不純物拡散層7を形成し、不純物拡散層7をX軸方向に2分割するとともに、不純物拡散層7を貫通して第2導電型ウェル2に至るトレンチを形成し、トレンチ内に絶縁膜12を埋め込む工程からなる不揮発性半導体記憶装置の製造方法。

請求項（抜粋）：

(a)第1導電型の半導体基板に、第2導電型ウェルと該第2導電型ウェル上に位置する第1導電型ウェルとを形成する工程と、(b)該第1導電型ウェル上にトンネル絶縁膜及びY軸方向に延びる下部フローティングゲートを形成する工程と、(c)該下部フローティングゲートをマスクとして用いて不純物拡散層を形成し、その後上部フローティングゲートを形成する工程と、(d)該上部フローティングゲートをマスクとして用いて、不純物拡散層をX軸方向に2分割するとともに、該不純物拡散層を貫通して第2導電型ウェルに至るトレンチを自己整合的に形成する工程と、(e)該トレンチ内に絶縁膜を埋め込む工程とを含むことを特徴とする不揮発性半導体記憶装置の製造方法。

IPC (4件)：

H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (2件)：

H01L 27/10 434 ,  H01L 29/78 371

Fターム (46件)：

5F001AA25 ,  5F001AA30 ,  5F001AA43 ,  5F001AA63 ,  5F001AB08 ,  5F001AD05 ,  5F001AD12 ,  5F001AD60 ,  5F001AD61 ,  5F001AD63 ,  5F001AD80 ,  5F001AG07 ,  5F001AG10 ,  5F001AG30 ,  5F083EP05 ,  5F083EP23 ,  5F083EP55 ,  5F083GA27 ,  5F083HA06 ,  5F083JA04 ,  5F083JA35 ,  5F083JA36 ,  5F083JA37 ,  5F083JA39 ,  5F083JA53 ,  5F083KA07 ,  5F083KA08 ,  5F083NA01 ,  5F083NA04 ,  5F083PR03 ,  5F083PR07 ,  5F083PR29 ,  5F083PR38 ,  5F101BA07 ,  5F101BA12 ,  5F101BA36 ,  5F101BB05 ,  5F101BD02 ,  5F101BD31 ,  5F101BD35 ,  5F101BD36 ,  5F101BD38 ,  5F101BD40 ,  5F101BH14 ,  5F101BH16 ,  5F101BH19

引用特許：

審査官引用 (4件)

• 半導体記憶装置及びその製造方法
  公報種別：公開公報   出願番号：特願平5-311304   出願人：日本電気株式会社
• 不揮発性半導体記憶装置及びその駆動方法
  公報種別：公開公報   出願番号：特願平7-202000   出願人：株式会社日立製作所
• 特開昭58-032430
  
• 特開昭58-032430