特許
J-GLOBAL ID：200903050737678582
薄膜トランジスタ用の膜形成方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
谷川 昌夫
公報種別：公開公報
出願番号（国際出願番号）：特願平4-019196
公開番号（公開出願番号）：特開平5-217908
出願日： 1992年02月04日
公開日（公表日）： 1993年08月27日
要約：
【要約】【目的】 薄膜トランジスタ(TFT)用のシリコン半導体膜及びこれに接するゲート絶縁膜の界面の平坦度を向上させ、それによってTFTにおけるソース・ドレイン間の電子移動度を大きくさせ得る、また成膜速度も向上するプラズマCVD法による薄膜トランジスタ用の膜形成方法を提供する。【構成】 薄膜トランジスタ用のシリコン半導体膜及びゲート絶縁膜をプラズマCVD法により形成し、前記各膜形成のための原料ガスのプラズマ化を、第1パルス変調及び該第1パルス変調より短い周期をもつ第2パルス変調を重畳させた、或いはさらに該第2パルス変調より短い周期をもつ第3パルス変調をも重畳させた高周波電力の印加により行う薄膜トランジスタ用の膜形成方法。
請求項（抜粋）：
薄膜トランジスタ用のシリコン半導体膜及びゲート絶縁膜をプラズマCVD法により形成し、前記それぞれの膜形成にあたり該膜形成のための原料ガスのプラズマ化を、第1パルス変調及び該第1パルス変調より短い周期をもつ第2パルス変調を重畳させた高周波電力の印加により行うことを特徴とする薄膜トランジスタ用の膜形成方法。
IPC (3件)：
H01L 21/205
, C23C 16/44
, H01L 21/31
