特許
J-GLOBAL ID：200903050738705788
並列プロセツサ装置
発明者：
出願人/特許権者：
代理人 (1件)：
田辺 恵基
公報種別：公開公報
出願番号（国際出願番号）：特願平6-287509
公開番号（公開出願番号）：特開平8-123683
出願日： 1994年10月27日
公開日（公表日）： 1996年05月17日
要約：
【要約】【目的】本発明は、並列プロセツサ装置において、シリアルデータを所定単位でパラレルデータに変換して並列に処理した後シリアルデータとして出力する際に、高速なクロツク信号を必要とせずにデータを任意に飛び飛びに処理して出力する。【構成】データ入力レジスタへのデータ書き込み番地を制御する第1のポインタモード制御手段(21)を設け、第1のデータをデータ入力レジスタに入力する際の第1のデータの個数と間隔を制御するようにした。
請求項（抜粋）：
シリアルデータでなる複数の第1のデータをシリアル入力パラレル出力のデータ入力レジスタに入力し、当該データ入力レジスタのパラレル出力を複数のプロセツサエレメントに並列に供給して、上記第1のデータを上記プロセツサエレメントで演算処理し、当該演算結果として上記プロセツサエレメントから並列に出力される複数の第2のデータを、パラレル入力シリアル出力のデータ出力レジスタに並列に入力し、当該データ出力レジスタのシリアル出力より上記第2のデータをシリアルデータとして出力する並列プロセツサ装置において、上記データ入力レジスタへのデータ書き込み番地を制御する第1のポインタモード制御手段を具え、上記第1のデータを上記データ入力レジスタに入力する際の上記第1のデータの個数と間隔を制御するようにしたことを特徴とする並列プロセツサ装置。
IPC (4件)：
G06F 9/38 370
, G06F 5/00
, G06F 15/16 390
, G06F 15/80
