特許

J-GLOBAL ID：200903050741065528

インターリーブ回路及びデ・インターリーブ回路

発明者： 畠山 泉
出願人/特許権者： ソニー株式会社
代理人 (1件)： 松隈 秀盛
公報種別：公開公報
出願番号（国際出願番号）：特願平4-217006
公開番号（公開出願番号）：特開平6-061873
出願日： 1992年08月14日
公開日（公表日）： 1994年03月04日
要約：

【要約】【目的】 簡単な構成で複雑なインターリーブ処理及びデ・インターリーブ処理ができるようにする。【構成】 ブロック化された入力デジタルデータを、メモリ111,112,113に一旦記憶させて、このメモリ111,112,113からの読出し順序を書込み順序と変えることで、複数ブロックに跨がってインターリーブさせてバーストデータブロックとするインターリーブ回路において、メモリ111,112,113を少なくとも第1の群のメモリ111と第2の群のメモリ112,113とに分割し、第1の群のメモリ111として、入力デジタルデータをメモリに書込んでから読出すまでの時間が比較的短いインターリーブ処理を行い、第2の群のメモリ112,113として、入力デジタルデータをメモリに書込んでから読出すまでの時間が比較的長いインターリーブ処理を行うようにした。

請求項（抜粋）：

ブロック化された入力デジタルデータを、メモリに一旦記憶させて、このメモリからの読出し順序を書込み順序と変えることで、複数ブロックに跨がってインターリーブさせてバーストデータとするインターリーブ回路において、上記メモリを少なくとも第1の群と第2の群とに分割し、上記第1の群のメモリとして、上記入力デジタルデータを上記メモリに書込んでから読出すまでの時間が比較的短いインターリーブ処理を行い、上記第2の群のメモリとして、上記入力デジタルデータを上記メモリに書込んでから読出すまでの時間が比較的長いインターリーブ処理を行うようにしたインターリーブ回路。

IPC (2件)：

H03M 13/22 ,  H03M 13/12

引用特許：

審査官引用 (3件)

• 特開昭63-127623
  
• 特開昭63-204937
  
• 特開平3-292023