特許

J-GLOBAL ID：200903050780368414

メモリテスト機能内蔵のマイクロコンピュータ

発明者： 井上 博彦
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 宮園 純一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-016761
公開番号（公開出願番号）：特開平6-202961
出願日： 1993年01月06日
公開日（公表日）： 1994年07月22日
要約：

【要約】【目的】 メモリを内蔵したワンチップマイクロコンピュータにおいて、ブランク不良品と判断メモリを救済する。【構成】 CPU1は、メモリテスト機能部7の指示に従って、メモリ部10を検査(ブランクチェック)する。そして、メモリテスト機能部7はこのブランクチェックの結果、ブランクエラーが検出されれば、その時のアドレスをラッチし、そのアドレスを冗長回路制御部8に伝えるとともに、この冗長回路制御部8に冗長回路9への切り換えを指示する。冗長回路9は、メモリ部10のそのアドレスの示す記憶領域を再検査する。

請求項（抜粋）：

中央処理装置と、EPROM等のメモリとを備えるマイクロコンピュータにおいて、上記メモリのそれぞれのアドレスが示す記憶領域に対して所定のデータが書込まれているか否かを判断し、所定のデータが書込まれていれば正常と判断して次のアドレスが示す記憶領域を検査し、上記データが書込まれていなければ異常と判断し、次の検査を中断して、この記憶領域のアドレスを保持しておくメモリテスト手段と、このメモリテスト手段で異常と判断された時の上記アドレスが示す記憶領域に対して再検査を行い、正常であれば上記メモリテスト手段による検査を続行させ、異常であれば上記メモリを不良と判断する冗長手段とを備えることを特徴とするメモリテスト機能内蔵のマイクロコンピュータ。

IPC (5件)：

G06F 12/16 310 ,  G06F 11/16 310 ,  G06F 15/78 510 ,  G11C 16/06 ,  G11C 29/00 303