通信装置内蔵マイクロコンピユータ

発明者：
出願人/特許権者：
代理人 (1件)：宮園純一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-201431
公開番号（公開出願番号）：特開平5-022261
出願日： 1991年07月16日
公開日（公表日）： 1993年01月29日
要約：

【要約】 (修正有)【目的】 2線式双方向シリアル通信または1線式双方向シリアル通信の切替え機能をもつ通信装置を提供する。【構成】双方向通信装置1内にスレーブモード・マスタモード切替えフラグ,切替えスイッチ19,スタートビット0/1発生器20を設け、スレーブモード時は、データ送信,データ受信共に通信線上のスタートビットに同期し、また送信スタートビットは出力しない。マスタモード時は、データ送信は自分の出力するスタートビットに同期し、データ受信は、通信線上のスタートビットに同期する。また、通信データ用のスタートビットを出力する。マスタモードに設定した2つのマイクロコンピュータを組み合わせて2線式双方向シリアル通信を行い、スレーブモードとマスタモードに設定したマイクロコンピュータを組み合わせて1線式双方向シリアル通信を行う。

請求項（抜粋）：

通信入力端子からの通信入力データを格納する受信レジスタを制御する受信制御回路と、通信出力データを格納して通信出力端子に出力する送信レジスタを制御する送信制御回路と、通信入力端子からの通信入力データから、通信の同期をとるためのスタートビットを検出するスタートビット検出器とを備え、外部データバスに接続されたCPU制御の通信装置内蔵マイクロコンピュータにおいて、通信出力端子への通信出力データに、スタートビットの付加またはスタートビットの付加の禁止を行うスタートビット発生器と、上記スタートビット検出器と上記送信制御回路とを接続または遮断する切替えスイッチ手段と、CPUより指示されたマスタモードまたはスレーブモードに従って、切替えスイッチ手段およびスタートビット発生器を設定するスレーブ・マスタ切替え設定手段とを設け、上記CPUは、上記スレーブ・マスタ切替え設定手段がマスタモード時には、上記スタートビット検出器による送信制御回路の制御動作の禁止および受信制御回路の制御動作の許可を行うとともに、上記スタートビット発生器によるスタートビットの発生を許可し、上記スレーブ・マスタ切替え設定手段がスレーブモード時には、上記スタートビット検出器による送信制御回路および受信制御回路の制御動作の許可を行うとともに、上記スタートビット発生器による上記通信出力端子へのスタートビットの発生を禁止することにより、上記スレーブモードまたは上記マスタモードを設定したマイクロコンピュータを組み合わせて使用することによって、2線式双方向シリアル通信または1線式双方向シリアル通信を行うことを特徴とする通信装置内蔵マイクロコンピュータ。

IPC (3件)：

H04L 5/14 , H04L 29/06 , H04L 29/08

FI (2件)：

H04L 13/00 305 C , H04L 13/00 307 B

前のページに戻る