特許
J-GLOBAL ID：200903050807785284
半導体素子製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
佐藤 幸男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-033075
公開番号（公開出願番号）：特開平10-223992
出願日： 1997年01月31日
公開日（公表日）： 1998年08月21日
要約：
【要約】【課題】 半導体素子10の切り出しのために用いられるマーカを、より高精度で形成できる半導体素子製造方法を提供する。【解決手段】 半導体基板16に組み込まれた複数の半導体素子10を切り出すことを含む半導体素子製造方法であって、切り出しのためのマーカとして、半導体基板16における半導体素子10のための領域外にエッチング溝31を形成する。
請求項（抜粋）：
半導体基板に組み込まれた複数の半導体素子を切り出すことを含む半導体素子製造方法であって、切り出しのためのマーカとして、前記半導体基板における前記半導体素子のための領域外にエッチング溝を形成したことを特徴とする半導体素子製造方法。
IPC (2件)：
FI (2件)：
H01S 3/18
, H01L 21/308 C
