特許

J-GLOBAL ID：200903050858268322

エラープログラミングされたメモリセルの識別方法

発明者： ペーター グロースハンス
出願人/特許権者： ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング
代理人 (1件)： 矢野 敏雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-206318
公開番号（公開出願番号）：特開平11-086578
出願日： 1998年07月22日
公開日（公表日）： 1999年03月30日
要約：

【要約】【課題】 メモリにおいてエラープログラミングされたメモリセルを、簡単かつ確実に識別する方法を提供する。【解決手段】 ブロック20bにおける第1のエラープログラミングサブグループP11-Pn1を定め、定められた第1のエラープログラミングサブグループP11-Pn1内で基準サブブロックPn1と1つまたは複数の有効サブブロックP11-P(n-1)1とを定める。基準サブブロックPn1のメモリセルをまえもってプログラミングする。さらに第1の有効サブブロックP11のメモリセルをプログラミングする。次に、基準サブブロックPn1のまえもってプログラミングされたメモリセルを読み出し、読み出し結果に基づき、第1の有効サブブロックP11におけるプログラミングされたメモリセルが、1つまたは複数のエラープログラミングされたメモリセルを有するか否かを判定する。

請求項（抜粋）：

メモリ(10)におけるエラープログラミングされたメモリセルの識別方法であって、前記メモリ(10)は多数のメモリセルを有しており、該メモリセルは、1単位として消去可能な複数のブロック(20a〜20d)に分割されており、該複数のブロックはさらに、1単位としてプログラミング可能なサブブロック(P11-Pnk)のグループに分割されており、1つのサブブロックにおけるメモリセルのエラープログラミングにより、前記グループのうちエラープログラミングサブグループとして表される複数のサブブロックにおける各サブブロックが、エラープログラミングされた相応のメモリセルを有する形式の、エラープログラミングされたメモリセルの識別方法において、a)1つのブロック(20b)における第1のエラープログラミングサブグループ(P11-Pn1)を定めるステップと、b)定められた第1のエラープログラミングサブグループ(P11-Pn1)内で基準サブブロック(Pn1)と1つまたは複数の有効サブブロック(P11-P(n-1)1)とを定めるステップと、c)基準サブブロック(Pn1)のメモリセルをまえもってプログラミングするステップと、d)第1の有効サブブロック(P11)のメモリセルをプログラミングするステップと、e)基準サブブロック(Pn1)のまえもってプログラミングされたメモリセルを読み出すステップと、f)読み出し結果に基づき、第1の有効サブブロック(P11)におけるプログラミングされたメモリセルが、1つまたは複数のエラープログラミングされたメモリセルを有するか否かを判定するステップとが設けられていることを特徴とする、エラープログラミングされたメモリセルの識別方法。

IPC (2件)：

G11C 16/02 ,  G11C 29/00 673

FI (3件)：

G11C 17/00 611 A ,  G11C 29/00 673 Z ,  G11C 17/00 601 Q