横型MOSトランジスタの製造方法

発明者： ,
出願人/特許権者：
代理人 (2件)：恩田博宣 , 恩田誠
公報種別：公開公報
出願番号（国際出願番号）：特願2004-050279
公開番号（公開出願番号）：特開2005-243832
出願日： 2004年02月25日
公開日（公表日）： 2005年09月08日
要約：

【課題】アライメントずれに起因する性能低下を好適に抑制することのできる横型MOSトランジスタの製造方法を提供する。【解決手段】半導体層130上に成膜した電極材をパターニングしてゲート電極142a〜142cを形成する。その後、それらゲート電極をマスクとしてソースセルSC1に対してイオン注入を行って、P型の不純物領域を形成する。また同じく上記ゲート電極をマスクとして、ドレインセルDC1およびフィールド酸化膜IS1aおよびIS1bに対してそれらフィールド酸化膜を貫通させるようなイオン注入を行って、N型の不純物領域を形成する。そして、それらゲート電極にサイドウォールを形成した後、当該ゲート電極をマスクとしてソースセルSC1に対してイオン注入を行って、P型の不純物領域を形成する。こうして形成された不純物領域をそれぞれ熱拡散して、チャネル層CH1およびドリフト層DF1、並びにベース層BS1を形成する。【選択図】図1

請求項（抜粋）：

半導体層の表面を素子分離用の絶縁層にてソースセルとドレインセルとに分離するとともに、前記半導体層上に成膜した絶縁膜および電極材をパターニングし、該パターニングした電極材の1つとして前記絶縁層近傍の前記ソースセル上にゲート絶縁膜を介してゲート電極を少なくとも形成した後、 (a)前記ドレインセルおよび前記絶縁層に対して前記絶縁層を貫通させるようなイオン注入を行って、第1の導電型からなって前記ドレインセルの表面に形成されるドレイン層へのキャリア通路となるドリフト層を形成するための不純物領域を形成する工程、 (b)前記ソースセルに対してイオン注入を行って、前記ゲート電極の下方の少なくとも一部を含んで第2の導電型からなるチャネル層を形成するための不純物領域を形成する工程、 (c)前記ソースセルに対してイオン注入を行って、第2の導電型からなってソース層下を含んでその周辺を高濃度化するベース層を形成するための不純物領域を形成する工程、を前記パターニングした電極材をマスクとして行うことを特徴とする横型MOSトランジスタの製造方法。

IPC (3件)：

H01L21/336 , H01L29/78 , H01L29/786

FI (4件)：

H01L29/78 616M , H01L29/78 301W , H01L29/78 301D , H01L29/78 616T

Fターム (64件)：

5F110AA09 , 5F110AA30 , 5F110BB04 , 5F110BB12 , 5F110CC02 , 5F110DD05 , 5F110DD13 , 5F110EE09 , 5F110EE32 , 5F110FF02 , 5F110FF23 , 5F110GG02 , 5F110GG12 , 5F110GG32 , 5F110GG52 , 5F110GG58 , 5F110HJ01 , 5F110HJ04 , 5F110HJ13 , 5F110HL03 , 5F110HM12 , 5F110HM14 , 5F110NN02 , 5F110NN22 , 5F110NN62 , 5F110QQ11 , 5F140AA00 , 5F140AA25 , 5F140AA30 , 5F140AB04 , 5F140AC21 , 5F140AC36 , 5F140BA01 , 5F140BC06 , 5F140BD19 , 5F140BE07 , 5F140BF01 , 5F140BF04 , 5F140BF44 , 5F140BG08 , 5F140BG12 , 5F140BG37 , 5F140BG53 , 5F140BH02 , 5F140BH13 , 5F140BH17 , 5F140BH30 , 5F140BH43 , 5F140BH47 , 5F140BH49 , 5F140BK03 , 5F140BK10 , 5F140BK13 , 5F140BK21 , 5F140BK22 , 5F140BK26 , 5F140CA03 , 5F140CB01 , 5F140CB04 , 5F140CB08 , 5F140CB10 , 5F140CC07 , 5F140CE07 , 5F140CF00

引用特許：

出願人引用 (1件)

特許第3114592号公報

前のページに戻る