特許
J-GLOBAL ID：200903050878418339
冗長メモリセルアクセス回路
発明者：
出願人/特許権者：
代理人 (1件)：
神原 貞昭
公報種別：公開公報
出願番号（国際出願番号）：特願平6-134171
公開番号（公開出願番号）：特開平8-007592
出願日： 1994年06月16日
公開日（公表日）： 1996年01月12日
要約：
【要約】【目的】冗長メモリセルに対するアクセスを、適正に動作しない通常メモリセルを含む通常メモリセルの列とそれに代えて用いられるべき冗長メモリセルの列との置換えのための状態設定がなされるに先立って行えるものとなす。【構成】アドレス信号のうちの特定のものがワードラインアドレス信号の状態に従ってとる特定の状態に応じて、接続端子11を通じて特定の冗長ワードラインに、それに接続された冗長メモリセルに対するアクセス信号が供給される状態がとられることになる状態設定が行われ得る、アドレス信号が供給される複数のスイッチング素子13の夫々に接続されたヒューズ14と、ヒューズ14における状態設定が行われていないもとで、所定の制御信号に応じて、接続端子11を通じて特定の冗長ワードラインに、それに接続された冗長メモリセルに対するアクセス信号が供給される状態を生じさせる回路ブロック25とを備える。
請求項（抜粋）：
各々が複数の通常ワードラインのひとつ及び複数の通常ビットラインのひとつに接続されたものとされる複数の通常メモリセルに加えて、各々が少なくとも冗長ワードライン及び冗長ビットラインの一方に接続されたものとされる複数の冗長メモリセルが設けられた半導体メモリ装置における特定の冗長ワードラインもしくは冗長ビットラインとの接続部と、上記複数の通常ワードラインもしくは通常ビットラインのひとつを選択するワードラインもしくはビットラインアドレス信号に基づくアドレス信号が供給されるアドレス信号受理部と、該アドレス信号受理部に供給される上記アドレス信号のうちの特定のものが上記ワードラインもしくはビットラインアドレス信号の状態に従ってとる特定の状態に応じて、上記接続部を通じて上記特定の冗長ワードラインもしくは冗長ビットラインに、該特定の冗長ワードラインもしくは冗長ビットラインに接続された冗長メモリセルに対するアクセス信号出力が供給される状態がとられることになる状態設定が行われ得るものとされる状態設定部と、該状態設定部における上記状態設定が行われていないもとで、所定の制御信号に応じて、上記接続部を通じて上記特定の冗長ワードラインもしくは冗長ビットラインに、該特定の冗長ワードラインもしくは冗長ビットラインに接続された冗長メモリセルに対するアクセス信号出力が供給される状態を生じさせるアクセス状態形成部と、を備えて構成される冗長メモリセルアクセス回路。
IPC (3件)：
G11C 29/00 301
, G11C 11/401
, H01L 21/82
G11C 11/34 371 D
, H01L 21/82 R
