特許

J-GLOBAL ID：200903050890330315

電界効果トランジスタの製造方法

発明者： デイートリツヒ リストウ
出願人/特許権者： シーメンス アクチエンゲゼルシヤフト
代理人 (1件)： 富村 潔
公報種別：公開公報
出願番号（国際出願番号）：特願平5-133830
公開番号（公開出願番号）：特開平6-037118
出願日： 1993年05月12日
公開日（公表日）： 1994年02月10日
要約：

【要約】【目的】 高いブレークダウン電圧および小さいゲート-ドレイン間電圧を有する電界効果トランジスタを製造するための簡単に実行可能な方法を提供する。【構成】 第1の過程で少なくとも層1と高ドープされた接触層2とを含む層列の上に、ゲートの範囲内に孔を有するマスク3がかぶせられ、第2の過程でこの範囲内に少なくとも接触層2の厚みが減ぜられることによって凹み4が作られ、第3の過程でソースおよびドレイン側のスペーサ6、7が孔のなかに作られ、第4の過程でソース側のスペーサ6が除去され、第5の過程で別のスペーサ9が作られ、第6の過程でゲートメタライジング10、12がこれらの別のスペーサ9の間に、またこれらにより接触層2から電気的に絶縁されてチャネル層1の上にかぶせられ、またソースおよびドレインに対するメタライジングが作られる。

請求項（抜粋）：

電界効果トランジスタの製造方法において、第1の過程で、ゲートのために備えられた少なくとも1つの層(1)と高ドープされた接触層(2)とを含んでいる層列の上に、製造すべきゲートの範囲内に孔を有するマスク(3)がかぶせられ、第2の過程でこの範囲内に、そこで少なくとも接触層(2)の厚みが減ぜられることによって、凹み(4)が製造され、第3の過程でソースおよびドレイン側のスペーサ(6、7)が孔のなかに製造され、第4の過程でソース側のスペーサ(6)が除去され、第5の過程で別のスペーサ(9)が製造され、第6の過程でゲートメタライジング(10、12)がこれらの別のスペーサ(9)の間に、またこれらにより接触層(2)から電気的に絶縁されてチャネル層(1)の上にかぶせられ、またソースおよびドレインに対するメタライジングが作られることを特徴とする電界効果トランジスタの製造方法。

IPC (4件)：

H01L 21/338 ,  H01L 29/812 ,  H01L 21/302 ,  H01L 29/48

FI (2件)：

H01L 29/80 F ,  H01L 29/80 H