特許

J-GLOBAL ID：200903050918679688

半導体装置および半導体装置の製造方法

発明者： 田中 義典
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 児玉 俊英 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-098070
公開番号（公開出願番号）：特開2002-299586
出願日： 2001年03月30日
公開日（公表日）： 2002年10月11日
要約：

【要約】【課題】 キャパシタ電極自身の接続個所におけるコンタクト抵抗の減少化や製造工程の短縮化を図るとともにメモリ部と周辺回路部を有する半導体装置の製造工程の短縮化も行う。【解決手段】 基板上の絶縁膜を介して設けられた縦型キャパシタ電極が所望の領域を囲むプロフィールをもつ所望の壁厚の壁で構成され、絶縁膜中に設けたプラグと縦型キャパシタ電極の壁が前記所望の領域を囲むプロフィール部分で直接接触している。

請求項（抜粋）：

基板と、前記基板上に所望の領域を囲むプロフィールを有する壁で構成された縦型キャパシタ電極と、前記基板と前記縦型キャパシタ電極をつなぐプラグとを備え、前記所望の領域を囲むプロフィールの一部分が前記プラグの領域を横切るようにレイアウトされていることを特徴とする半導体装置。

IPC (2件)：

H01L 27/108 ,  H01L 21/8242

FI (3件)：

H01L 27/10 621 C ,  H01L 27/10 651 ,  H01L 27/10 681 F

Fターム (15件)：

5F083AD24 ,  5F083AD48 ,  5F083AD63 ,  5F083GA02 ,  5F083JA04 ,  5F083JA06 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083MA06 ,  5F083MA17 ,  5F083NA08 ,  5F083PR39 ,  5F083PR40 ,  5F083ZA14