連想メモリ

発明者：
出願人/特許権者：
代理人 (1件)：小杉佳男 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-248119
公開番号（公開出願番号）：特開平7-105689
出願日： 1993年10月04日
公開日（公表日）： 1995年04月21日
要約：

【要約】【目的】本発明は、連想メモリに関し、不要なデータのみを一括して消去する。【構成】有効データが記憶されているか否かを示す第1のフラグと、一致が検出されたか否かを示す第2のフラグを各メモリワードに対応させておき、第2のフラグの状態に応じて対応する第1のフラグを一括してリセットする。

請求項（抜粋）：

各データをそれぞれ記憶する複数のメモリワードと、それら複数のメモリワードそれぞれに対応して備えられ、対応するメモリワードに記憶されたデータと入力された検索データとの一致不一致を検出する複数の一致検出回路とを備えた連想メモリにおいて、前記複数のメモリワードそれぞれに対応して備えられ、対応するメモリワードが、検索の対象とされる有効データが記憶された第1の記憶状態にあるメモリワードであるか、あるいは前記有効データが記憶されておらずしたがって上書きが許容される第2の記憶状態にあるメモリワードであるかを示す第1のフラグが記憶される複数の第1のフラグレジスタと、前記複数のメモリワードそれぞれに対応して備えられ、対応するメモリワードが、過去の複数回の検索において少なくとも一度一致が検出された第1の履歴状態にあるメモリワードであるか、あるいは過去の複数回の検索において全て不一致であった第2の履歴状態にあるメモリワードであるかを示す第2のフラグが記憶される複数の第2のフラグレジスタと、前記第1の記憶状態にあるメモリワードのうち、前記第1の履歴状態および前記第2の履歴状態のうちいずれか一方の状態を示す前記第2のフラグが記憶された前記第2のフラグレジスタに対応するメモリワードを、一括して前記第2の記憶状態に変更する記憶状態変更回路を備えたことを特徴とする連想メモリ。

引用特許：

審査官引用 (2件)

特開昭57-167198
特開昭57-167198

前のページに戻る