特許

J-GLOBAL ID：200903050987415528

高速仮想-物理アドレス変換及びキャッシュタグ照合方法及びシステム

発明者： パトリック ダブリュ.ボッシャート
出願人/特許権者： テキサス インスツルメンツ インコーポレイテツド
代理人 (1件)： 浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-349152
公開番号（公開出願番号）：特開平6-222996
出願日： 1992年12月28日
公開日（公表日）： 1994年08月12日
要約：

【要約】 (修正有)【目的】 キャッシュメモリシステムにおけるタイミングパスを減少できる、高速仮想-物理アドレス変換及びキャッシュタグ照合方法及びシステムを提供する。【構成】 第1の所定数N個の物理アドレス候補信号132、134、及びN個のアドレス候補ヒット信号150、152を生成する、セットアソシエイティブメモリ管理ユニット112と、第2の所定数M個のアドレスタグ168170を生成する、M線セットアソシエイティブキャッシュ114と、N個の物理アドレス候補をM個のアドレスタグと比較して、NxMの配列のヒット信号を発生する、NxMの配列の比較回路M00、M01、M10、M11と、対応するアドレス候補ヒット信号と、前記物理アドレス候補の前記アドレスタグとの一致とを示す、ヒット信号の内のM個を出力する回路154、156、158、160、172、174とから成ある。

請求項（抜粋）：

高速仮想-物理アドレス変換及びキャッシュタグ照合を行なうための回路であって、第1の所定数N個の物理アドレス候補と、N個のアドレス候補ヒット信号とを生成する、N線セットアソシエイティブメモリ管理ユニットと、第2の所定数M個のアドレスタグを生成する、M線セットアソシエイティブキャッシュと、前記N個の物理アドレス候補を前記M個のアドレスタグと比較して、NxMの配列のヒット信号を発生する、NxM配列の比較回路と、対応するアドレス候補ヒット信号と、前記物理アドレス候補の前記アドレスタグとの一致とを示すために、前記M個のヒット信号を出力する回路と、から成ることを特徴とする回路。