特許
J-GLOBAL ID：200903050993753222
読出専用メモリ
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-332071
公開番号（公開出願番号）：特開平5-167042
出願日： 1991年12月16日
公開日（公表日）： 1993年07月02日
要約：
【要約】【目的】 マスクROMのチップサイズを小型にし、メインビット線及び仮想グランド線の配線容量を減少して、大容量かつ高速な読出動作を実現する。【構成】 メインビット線及び仮想グランド線間には3本のビット線が存在し、これによってメインビット線及び仮想グランド線間にはワード線方向に2つのメモリトランジスタ列が形成される。このため、メインビット線及び仮想グランド線をジグザグに配線せずとも、ビット線とメインビット線間、あるいはビット線と接地線間の接続を断続するトランジスタを適切にオンオフ制御することにより所望のメモリセル列の選択が可能となる。【効果】 メインビット線及び仮想グランド線を直線状に配置することが可能となる。
請求項（抜粋）：
平行な4本を単位グループとして繰り返し配列された複数のビット線と、前記ビット線と直交する複数のワード線と、前記ビット線及び前記ワード線の交差部をソース及びドレイン領域とし、前記交差部に挟まれる部分をチャネル領域とするメモリセルトランジスタ群と、前記単位グループの第1及び第3のビット線の順方向側端と第2のビット線の一端とがトランジスタを介して接続される複数のメインビット線と、前記単位グループの第3のビット線の逆方向側端及び第4のビット線の一端と、次単位グループの第1のビット線の逆方向側端とがトランジスタを介して接続される複数の仮想接地線と、を基本となる記憶領域に備えることを特徴とする読出専用メモリ。
IPC (2件)：
FI (2件)：
H01L 27/10 433
, G11C 17/00 304 B
