特許

J-GLOBAL ID：200903051030302698

電子素子の実装装置

発明者： 石田 喜勝
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平11-000093
公開番号（公開出願番号）：特開2000-200803
出願日： 1999年01月04日
公開日（公表日）： 2000年07月18日
要約：

【要約】【課題】ワイヤホ ゙ンテ ゙ィンク ゙電極ハ ゚ット ゙部形成面積を小さくして、配線基板上の占有面積を小さくする。【解決手段】ヘ ゙アチッフ ゚の電極ハ ゚ット ゙部からのワイヤホ ゙ンテ ゙ィンク ゙を配線基板上の第1、第2の電極ハ ゚ット ゙に行える様にし、該第1、第2の電極ハ ゚ット ゙部幅より狭くし、隣接する電極部間隔を狭くする様に配線基板上に設ける事により、配線基板上の電極ハ ゚ット ゙部形成面積を小さくして配線基板の高密度実装ができるようにする。

請求項（抜粋）：

電子素子を配線基板に搭載し、該電子素子の電極と該配線基板の電極とをボンディングワイヤにて接続する電子素子の実装方法において、該電子素子の電極、または該配線基板の電極の少なくとも一方の電極を、第1の電極パッド部、第2の電極パッド部、および該電極パッド部より幅狭でこれらを連結する連結部とで構成したことを特徴とする電子素子の実装装置。

IPC (3件)：

H01L 21/60 301 ,  H01L 21/60 ,  H05K 3/34 501

FI (3件)：

H01L 21/60 301 N ,  H05K 3/34 501 A ,  H01L 21/92 602 J

Fターム (8件)：

5E319AA03 ,  5E319AC11 ,  5F044AA05 ,  5F044EE01 ,  5F044EE02 ,  5F044EE03 ,  5F044EE20 ,  5F044HH00