特許

J-GLOBAL ID：200903051081731313

半導体マルチチップモジュール

発明者： 笹谷 卓也 ,  西川 英昭 ,  川原 伸章
出願人/特許権者： 株式会社デンソー
代理人 (1件)： 伊藤 洋二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-310753
公開番号（公開出願番号）：特開平11-145381
出願日： 1997年11月12日
公開日（公表日）： 1999年05月28日
要約：

【要約】【課題】 インターポーザの表裏面にはんだバンプを形成する必要なく、かつ半導体チップとインターポーザ間及びインターポーザ同士の接続が同時に行えるマルチチップモジュールを提供する。【解決手段】 電気的に接続される貫通電極7a、7bのそれぞれの間に異方導電ゴム8a、8bが挟まれるように複数の積層薄膜基板2a〜2cを積層し、この積層方向の両側から複数の積層薄膜基板2a〜2cを加圧することによって、異方導電ゴム8a、8bが加圧されて貫通電極7a、7bの電気的接続が行われるようにし、これと同時に半導体チップ1a、1b及びバンプ電極4a、4bが積層薄膜基板2a〜2cの間に挟み込まれてバンプ電極4a、4bと電気配線6a、6cとが接続されるようにする。

請求項（抜粋）：

表裏を電気的に接続する配線部(6a〜6c、7a〜7c))が備えられていると共に、表面に半導体チップ(1a〜1c)が搭載されたインターポーザ(2a〜2c)を複数用意し、これら複数のインターポーザ(2a〜2c)を積層すると共に、該複数のインターポーザ(2a〜2c)のそれぞれに備えられた前記配線部(6a〜6c、7a〜7c)のうち隣接するもの同士を電気的に接続し、さらに前記半導体チップ(1a〜1c)に設けられた電極部(4a〜4c)と前記配線部(6a〜6c、7a〜7c)とを電気的に接続してなる半導体マルチチップモジュールであって、電気的に接続される前記配線部(6a〜6c、7a〜7c)のそれぞれの間に導電部材(8a、8b)を挟んで前記複数のインターポーザ(2a〜2c)が積層され、この積層方向の両側から前記複数のインターポーザ(2a〜2c)が加圧されることによって、前記導電部材(8a、8b)と前記配線部(6a〜6c、7a〜7c)とが接続されると同時に、前記半導体チップ(1a〜1c)及び前記電極部(4a〜4c)が前記インターポーザ(1a〜1c)の間に挟み込まれて固定されることにより前記電極部(4a〜4c)と前記配線部(6a〜6c、7a〜7c)とが接続されていることを特徴とする半導体マルチチップモジュール。

IPC (4件)：

H01L 25/10 ,  H01L 25/11 ,  H01L 25/18 ,  H01L 23/40

FI (2件)：

H01L 25/14 Z ,  H01L 23/40 Z