特許

J-GLOBAL ID：200903051091229969

インピーダンス整合回路

発明者： 小林 秀章
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 松浦 兼行
公報種別：公開公報
出願番号（国際出願番号）：特願2001-187499
公開番号（公開出願番号）：特開2003-008421
出願日： 2001年06月21日
公開日（公表日）： 2003年01月10日
要約：

【要約】【課題】 受信側で終端する方法は、送信側から終端に常に電流を流すため、消費電力の増大につながる。一方、ドライバのVS/2付近の電圧を単調変化させる従来回路は、レシーバの入力信号波形を単調的に変化させられない。【解決手段】 差分時間測定器6は、出力インピーダンス調整器2の出力電圧が0からVS/2よりやや低い電圧に達するまでの時間t1、やや高い電圧に達するまでの時間t2をそれぞれ検出し、その検出時間t1、t2と基準時間Aとを大小比較する。基準時間Aは、出力ドライバ1の無負荷時に、出力電圧が0からVSまで立ち上がる、予め測定しておいた時間である。差分時間測定器6は、t1とA、及びt2とAの比較結果に応じて出力インピーダンス調整器2のZSの値を制御する。差分時間測定器6は時間t1が基準時間Aより短く、時間t2が基準時間Aより長くなる出力インピーダンスZSの値を見つける。

請求項（抜粋）：

ドライバの出力信号を伝送路を介してレシーバへ供給する際に、前記ドライバの出力インピーダンスを前記伝送路の特性インピーダンスに整合させるインピーダンス整合回路であって、前記ドライバの出力端子と前記伝送路の間に接続され、外部からの制御信号によりインピーダンスが可変調整される出力インピーダンス調整器と、前記ドライバの出力インピーダンスと前記伝送路の特性インピーダンスとが整合されている場合において、前記ドライバへの立上がり信号入力時点から前記出力インピーダンス調整器の出力信号が階段波形部分に達するまでの所定時間の直前の第1の時間における第1のレベルと、該階段波形部分経過直後の第2の時間における第2のレベルとを予め設定しており、インピーダンス整合のためのインピーダンス調整時に前記ドライバへの立上がり信号入力時点から前記出力インピーダンス調整器の出力信号が前記第1のレベルに達した第1の時間を示す第1の時間検出信号と前記第2のレベルに達した第2の時間を示す第2の時間検出信号をそれぞれ出力する時間検出手段と、前記ドライバの出力インピーダンスと前記伝送路の特性インピーダンスとが整合されている場合において、前記ドライバへの立上がり信号入力時点から前記出力インピーダンス調整器の出力信号が階段波形部分内に達するまでの時間が予め基準時間として設定されており、前記時間検出手段からの前記第1及び第2の時間検出信号が示す第1の時間と前記基準時間との差分時間及び前記第2の時間と前記基準時間との差分時間をそれぞれ測定し、該差分時間に基づき前記第1の時間が前記基準時間より短く、かつ、前記第2の時間が前記基準時間より長くなるように、前記出力インピーダンス調整器のインピーダンスを調整する制御信号を前記出力インピーダンス調整器へ出力する差分時間測定手段とを有することを特徴とするインピーダンス整合回路。

IPC (3件)：

H03K 19/0175 ,  H03H 11/30 ,  H04L 25/02

FI (3件)：

H03H 11/30 ,  H04L 25/02 F ,  H03K 19/00 101 Q

Fターム (25件)：

5J056AA04 ,  5J056AA40 ,  5J056BB17 ,  5J056CC09 ,  5J056FF08 ,  5J056GG09 ,  5J098AA11 ,  5J098AA12 ,  5J098AB01 ,  5J098AB10 ,  5J098AB16 ,  5J098AC06 ,  5J098AC09 ,  5J098AC17 ,  5J098AC27 ,  5J098AD18 ,  5J098AD20 ,  5J098AD24 ,  5K029AA01 ,  5K029AA13 ,  5K029BB03 ,  5K029CC01 ,  5K029DD04 ,  5K029EE01 ,  5K029FF01