薄膜トランジスタおよび表示装置

発明者： ,
出願人/特許権者：
代理人 (1件)：船橋國則
公報種別：公開公報
出願番号（国際出願番号）：特願2004-198991
公開番号（公開出願番号）：特開2006-024610
出願日： 2004年07月06日
公開日（公表日）： 2006年01月26日
要約：

【課題】パターンの解像度よりもチャネル長を短くすることが容易で、これにより低コストで取り扱い電流量を増加させることが可能な薄膜トランジスタを提供する。【解決手段】基板3上に、ゲート電極5、これを覆うゲート絶縁膜7、このゲート絶縁膜7を介してゲート電極5を覆うチャネル層(チャネル部半導体薄膜)11がこの順またはこれと逆の順に積層され、チャネル層11の表面側と裏面側とに、ソース電極9とドレイン電極15とが分け置かれていることを特徴としている。【選択図】図1

請求項（抜粋）：

基板上に、ゲート電極、当該ゲート電極を覆うゲート絶縁膜、および当該ゲート絶縁膜を介して前記ゲート電極を覆うチャネル部半導体薄膜がこの順またはこれと逆の順に積層され、前記チャネル部半導体薄膜の表面側と裏面側とに、ソース電極とドレイン電極とが分け置かれていることを特徴とする薄膜トランジスタ。

IPC (3件)：

H01L 29/786 , H01L 29/417 , H01L 29/41

FI (3件)：

H01L29/78 616S , H01L29/50 M , H01L29/44 L

Fターム (42件)：

4M104AA01 , 4M104AA08 , 4M104AA09 , 4M104BB01 , 4M104BB02 , 4M104BB13 , 4M104BB16 , 4M104BB36 , 4M104BB40 , 4M104CC01 , 4M104EE03 , 4M104EE16 , 4M104EE17 , 4M104FF01 , 4M104FF02 , 4M104FF08 , 4M104GG04 , 4M104GG08 , 4M104HH14 , 5F110AA07 , 5F110CC10 , 5F110DD01 , 5F110DD02 , 5F110DD03 , 5F110DD04 , 5F110EE03 , 5F110EE04 , 5F110EE44 , 5F110FF02 , 5F110FF03 , 5F110GG02 , 5F110GG15 , 5F110HK07 , 5F110HK09 , 5F110HK16 , 5F110HK21 , 5F110HK39 , 5F110HM12 , 5F110NN12 , 5F110NN23 , 5F110NN24 , 5F110NN71

引用特許：

出願人引用 (1件)

特開平2-79476号公報

前のページに戻る