特許

J-GLOBAL ID：200903051110598300

縦型MOS半導体装置及びその製造方法

発明者： 片山 正敏 ,  石塚 信隆
出願人/特許権者： 新電元工業株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願2001-373593
公開番号（公開出願番号）：特開2003-174164
出願日： 2001年12月07日
公開日（公表日）： 2003年06月20日
要約：

【要約】【課題】 低オン電圧で高速動作が可能な縦型MOS半導体装置およびその製造方法を提供する。【解決手段】 この縦型MOS半導体装置では、ゲート絶縁膜の厚い部分3bの下方には第2導電型の第1の半導体領域12が形成されており、この第1の半導体12と接するように第1導電型の第2の半導体領域11が形成されている。さらに、この第2の半導体領域11の内部には、第2導電型のボディ領域4と第1導電型のソース領域5とがゲート絶縁膜の薄い部分3aの下にチャネル部6を作るように設けられている。

請求項（抜粋）：

第1導電型の半導体部分と、前記半導体部分の一面側に設けられたドレイン領域と、前記半導体部分の他面側に設けられた複数の第2導電型の第1の半導体領域と、互いに対向する前記第1の半導体領域間の前記半導体部分の他面側に前記第1の半導体領域と接して設けられた第1導電型の第2の半導体領域と、該第2の半導体領域内に設けられた第2導電型のボディ領域と、該ボディ領域内に設けられた第1導電型のソース領域と、前記第1の半導体領域、前記第2の半導体領域、前記ボディ領域及び前記ソース領域の表面上に形成され前記第1の半導体領域の略上部では厚い部分を有するゲート絶縁膜と、該ゲート絶縁膜上に設けられたゲート電極と、前記ボディ領域及び前記ソース領域と電気的に接続して設けられたソース電極と、前記ドレイン領域と電気的に接続して設けられたドレイン電極とを有することを特徴とする縦型MOS半導体装置。

IPC (3件)：

H01L 29/78 652 ,  H01L 29/78 655 ,  H01L 21/336

FI (6件)：

H01L 29/78 652 J ,  H01L 29/78 655 A ,  H01L 29/78 658 A ,  H01L 29/78 658 F ,  H01L 29/78 658 E ,  H01L 29/78 658 G