特許

J-GLOBAL ID：200903051112396925

半導体装置

発明者： 野口 江
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 稲垣 清
公報種別：公開公報
出願番号（国際出願番号）：特願平11-015438
公開番号（公開出願番号）：特開2000-216259
出願日： 1999年01月25日
公開日（公表日）： 2000年08月04日
要約：

【要約】【課題】 十分な素子保護機能を備え、しかも集積度を高くできる半導体装置を提供する。【解決手段】 本半導体装置50は、p型基板12上のpウエル14内に形成されたnMOSトランジスタ10と、pウエルに隣接して形成されたnウエル30と、ゲート電極20に接続された第1の保護素子24と第2の保護素子28とを備えている。第1の保護素子は、pウエルと、pウエル内に設けられたn+ 拡散領域26とから構成されたpnダイオードであって、負の電荷をp側基板に逃がす。第2の保護素子は、nウエルと、nウエル内に設けられたp+ 拡散領域32とから構成されたpnダイオードであって、nウエルとp型基板との間のpn接合間リーク電流を介して正の電荷をp側基板に逃がす。また、プラズマダメージに対する保護回路を構成するnウエルの面積を増大するために、第1のnウエル30に隣接して設けられた第2のpウエル52と、第2のpウエル52の下方に形成されたn型埋め込みウエル54と、n型埋め込みウエル54を介してnウエル30に接続された別の第2のnウエル56とを備えている。

請求項（抜粋）：

第1導電型の半導体基板上の第1導電型ウエル領域内に形成された第2導電型のMOSトランジスタと、第1導電型ウエル領域に隣接して形成された第2導電型ウエル領域と、MOSトランジスタのゲート電極に接続された第1の保護素子と第2の保護素子とを備え、第1の保護素子が、第1導電型ウエル領域と、第1導電型ウエル領域内に設けられた第2導電型の拡散領域とから構成されたpn接合型ダイオードであり、第2の保護素子が、第2導電型ウエル領域と、第2導電型ウエル領域内に設けられた第1導電型の拡散領域とから構成されたpn接合型ダイオードである、半導体装置において、第2導電型ウエル領域と半導体基板との間の境界面の面積が所定値以上であることを特徴とする半導体装置。

IPC (5件)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 29/78

FI (3件)：

H01L 27/08 102 F ,  H01L 27/04 H ,  H01L 29/78 301 K

Fターム (38件)：

5F038AV04 ,  5F038BH04 ,  5F038BH07 ,  5F038BH12 ,  5F038BH13 ,  5F038CD11 ,  5F038EZ20 ,  5F040DA19 ,  5F040DA20 ,  5F040DA23 ,  5F040DB03 ,  5F040DB06 ,  5F040DC01 ,  5F040EC26 ,  5F040EF03 ,  5F040EJ08 ,  5F040FC06 ,  5F040FC11 ,  5F048AA01 ,  5F048AA02 ,  5F048AC01 ,  5F048AC03 ,  5F048BA01 ,  5F048BA12 ,  5F048BE02 ,  5F048BE03 ,  5F048BE07 ,  5F048BE09 ,  5F048BF11 ,  5F048BF15 ,  5F048BF16 ,  5F048CC02 ,  5F048CC06 ,  5F048CC13 ,  5F048CC15 ,  5F048CC18 ,  5F048CC19 ,  5F048DA10

引用特許：

審査官引用 (2件)

• 特開平1-185972
  
• 特開昭61-280650