特許
J-GLOBAL ID:200903051113435436
順次電源供給方式
発明者:
出願人/特許権者:
代理人 (1件):
福山 正博
公報種別:公開公報
出願番号(国際出願番号):特願2000-338519
公開番号(公開出願番号):特開2002-152026
出願日: 2000年11月07日
公開日(公表日): 2002年05月24日
要約:
【要約】【課題】大規模構成による異なる多数の相補型半導体基板間でのラッチアップ対策を、半導体回路内部の構造等を変更することなく容易に行う順次電源供給方式を提供する。【解決手段】縦続接続され入力信号が入力される複数(N)の相補型半導体回路ブロック91〜9Nに、それぞれ対応する負荷81〜8Nを介して電源が順次供給接続される。これら負荷81〜8Nには、電源回路6から、ドライバー回路7および順序回路26を介して電源が入力される。また、順序回路26は、モノマルチバイブレータ回路22およびN段のシフトレジスタ回路23からの制御信号により制御される。このシフトレジスタ回路23は、N段のD型フリップフロップ30〜3Nにより構成され、モノマルチバイブレータ回路22からの出力パルスがリセット端子に入力され、クロック端子には、クロック信号が入力される。
請求項(抜粋):
入力信号が供給される縦続接続された複数の半導体回路ブロックに、電源回路から前記半導体回路ブロック数に応じて分配されて出力するドライバー回路および前記半導体回路ブロックに対応する複数の負荷を介して電源を順次供給する順次電源供給方式において、前記ドライバー回路および前記各負荷間に、電源入力に対して順序付けを行う順序回路を前記半導体回路ブロックに対応して設けることを特徴とする順次電源供給方式。
IPC (6件):
H03K 17/78
, H01L 27/04
, H01L 21/822
, H01L 27/08 331
, H02J 1/00 310
, H03K 17/08
FI (5件):
H03K 17/78 E
, H01L 27/08 331 G
, H02J 1/00 310 K
, H03K 17/08 C
, H01L 27/04 F
Fターム (52件):
5F038BB04
, 5F038BH18
, 5F038DF01
, 5F038DF11
, 5F038EZ20
, 5F048AA03
, 5F048AC03
, 5F048CC14
, 5G065BA00
, 5G065BA03
, 5G065BA06
, 5G065DA01
, 5G065FA01
, 5G065HA05
, 5G065HA06
, 5G065JA02
, 5G065JA07
, 5G065KA03
, 5G065KA06
, 5G065KA09
, 5G065LA07
, 5G065MA04
, 5G065MA06
, 5J050AA34
, 5J050BB21
, 5J050CC00
, 5J050DD03
, 5J050DD04
, 5J050EE02
, 5J050EE13
, 5J050EE17
, 5J050EE24
, 5J050FF04
, 5J050FF11
, 5J055AX35
, 5J055BX16
, 5J055CX23
, 5J055DX04
, 5J055DX55
, 5J055EX06
, 5J055EX12
, 5J055EX22
, 5J055EY01
, 5J055EY17
, 5J055EY28
, 5J055EZ00
, 5J055EZ27
, 5J055EZ31
, 5J055FX12
, 5J055FX17
, 5J055FX36
, 5J055GX01
前のページに戻る