特許
J-GLOBAL ID：200903051134109210
半導体装置およびその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (4件)：
児玉 俊英
, 大岩 増雄
, 竹中 岑生
, 村上 啓吾
公報種別：公開公報
出願番号（国際出願番号）：特願2002-229346
公開番号（公開出願番号）：特開2004-071841
出願日： 2002年08月07日
公開日（公表日）： 2004年03月04日
要約：
【課題】電気的に断線させるヒューズ配線を、低電流、低電圧、短時間で容易に断線できるように構成する。【解決手段】所定領域における配線層を細線状パターンで形成して、所定の電流を流すことにより電気的に断線させるヒューズ配線13として用い、該ヒューズ配線13に達する層間絶縁膜14の開口部15を、ヒューズ配線13上からその周辺領域に渡る領域に設けて、ヒューズ配線13の表面および側面を露出し、さらに露出したヒューズ配線13表面をエッチングして薄膜、微細幅のヒューズ配線13を形成する。【選択図】 図1
請求項（抜粋）：
半導体基板上に、配線層と、該配線層上に形成された層間絶縁膜と、該層間絶縁膜に上記配線層に達するように設けられた開口部とを備えた半導体装置において、所定領域における上記配線層を細線状パターンで形成して、所定の電流を流すことにより電気的に断線させるヒューズ配線として用い、該ヒューズ配線に達する上記層間絶縁膜の上記開口部を、該ヒューズ配線上からその周辺領域に渡る領域に設け、該ヒューズ配線表面および側面を露出したことを特徴とする半導体装置。
IPC (1件)：
FI (1件)：
Fターム (9件)：
5F064EE26
, 5F064EE27
, 5F064EE33
, 5F064EE56
, 5F064FF02
, 5F064FF27
, 5F064FF32
, 5F064FF45
, 5F064FF47
