特許
J-GLOBAL ID:200903051152076575
アクティブマトリクス型表示装置
発明者:
出願人/特許権者:
代理人 (8件):
鈴江 武彦
, 河野 哲
, 中村 誠
, 蔵田 昌俊
, 峰 隆司
, 福原 淑弘
, 村松 貞男
, 橋本 良郎
公報種別:公開公報
出願番号(国際出願番号):特願2007-283510
公開番号(公開出願番号):特開2009-109853
出願日: 2007年10月31日
公開日(公表日): 2009年05月21日
要約:
【課題】開口率の向上を図ることができるとともに、配線抵抗による電圧降下を抑制し、表示品位の向上を図ることが可能なアクティブマトリクス型表示装置を提供する。【解決手段】表示装置は、表示素子と、表示素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、画素部の列毎に接続され映像信号を供給する複数の映像信号線Xと、画素部の列毎に接続された電源線Vddと、を備えている。画素回路は、表示素子と電源線との間に接続された駆動トランジスタと、駆動トランジスタの制御電位を保持する保持容量Csと、を含み、映像信号線は、保持容量の電極が形成された層よりも上層に形成され、電源線は、保持容量の電極30、32が形成された層と映像信号線が形成された層との間に位置した層で、映像信号線と重なった位置に形成されている。【選択図】 図4
請求項(抜粋):
表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、
前記画素部の列毎に接続され映像信号を供給する複数の映像信号線と、
前記画素部の列毎に接続された電源線と、を備え、
前記画素回路は、前記表示素子と電源線との間に接続された駆動トランジスタと、前記駆動トランジスタの制御電位を保持する保持容量と、を含み、
前記映像信号線は、前記保持容量の電極が形成された層よりも上層に形成され、
前記電源線は、前記保持容量の電極が形成された層と映像信号線が形成された層との間に位置した層で、前記映像信号線と重なった位置に形成されているアクティブマトリクス型表示装置。
IPC (3件):
G09F 9/30
, H01L 27/32
, H01L 51/50
FI (3件):
G09F9/30 338
, G09F9/30 365Z
, H05B33/14 A
Fターム (16件):
3K107AA01
, 3K107BB01
, 3K107CC31
, 3K107CC36
, 3K107EE03
, 3K107HH00
, 3K107HH05
, 5C094AA04
, 5C094AA10
, 5C094AA21
, 5C094BA03
, 5C094BA27
, 5C094DA13
, 5C094DA15
, 5C094DB04
, 5C094EA10
引用特許:
出願人引用 (1件)
-
有機EL素子
公報種別:公開公報
出願番号:特願平11-008456
出願人:ティーディーケイ株式会社
前のページに戻る