特許
J-GLOBAL ID：200903051152245563
半導体記憶装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願平10-075342
公開番号（公開出願番号）：特開平11-274425
出願日： 1998年03月24日
公開日（公表日）： 1999年10月08日
要約：
【要約】【課題】 トレンチ型キャパシタの電極面積を改善し、大きなセルキャパシタンスを得るトレンチ構造を有する半導体記憶装置およびその製造方法を提供すること。【解決手段】 半導体基板1上に第1のトレンチ5を形成し、第1のトレンチ5の側壁部に素子分離用のカラー7を形成する。続いて第1のトレンチ5の底部に第2のトレンチ8を形成した後、アニールして第2のトレンチ8の開口部周辺を順テーパ状に加工する。第1および第2のトレンチにキャパシタを形成する。したがって、第2のトレンチの開口部周辺が大きくなり、このトレンチ内部に形成されるキャパシタの電極面積が大きくなり、セルキャパシタンスが改善される。
請求項（抜粋）：
トレンチキャパシタを有する半導体記憶装置において、上記トレンチキャパシタは、半導体基板と、上記半導体基板に形成された第1のトレンチと、上記第1のトレンチの側壁部に形成された絶縁膜と、上記第1のトレンチの底部に形成され、開口部が順テーパ状に加工された第2のトレンチと、上記第2のトレンチの内壁に沿って形成された第1のキャパシタ電極と、上記第1のキャパシタ電極の表面に形成された誘電体膜と、上記第2のトレンチに埋め込まれた第2のキャパシタ電極と、を有することを特徴とする半導体記憶装置。
IPC (2件)：
H01L 27/108
, H01L 21/8242
