特許
J-GLOBAL ID：200903051157101241
半導体メモリ装置
発明者：
出願人/特許権者：
代理人 (1件)：
梅田 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平3-328606
公開番号（公開出願番号）：特開平5-166397
出願日： 1991年12月12日
公開日（公表日）： 1993年07月02日
要約：
【要約】【構成】 ダミービットライン4は、通常メモリセルアレイ1の近辺に配置され、メモリセルと同形状を有するダミーメモリセル5が接続されている。かかるダミービットラインの終端に接続されるオペアンプ6により、ダミービットラインの電位あるいは振幅値が制御信号11をゲート入力信号とするMOSFET9を介して、通常の出力データと衝突しない期間に、出力端子7から出力される。よって、ダミービットラインの電位あるいは振幅値を簡単に、且つ速やかに観測することができる。【効果】 半導体メモリ装置の本来のメモリデータ以外の情報を簡単に、且つ速やかに、更にユーザーが半導体メモリ装置を使用する時に何ら影響を与えない方法で出力することができる。結果として、半導体メモリ装置を安価に且つ適時にユーザーに提供することが可能になる。
請求項（抜粋）：
データ出力端子を出力可能状態あるいはハイインピーダンス状態に切り替える機能を有する制御用端子を内蔵する半導体メモリ装置において、上記データ出力端子をハイインピーダンス状態に設定するための制御回路と、半導体メモリ装置の本来のメモリデータ以外の情報を上記データ出力端子から出力するための制御回路と、上記制御用端子を非アクティブ状態に設定した後、データ保持時間より後で出力フローティング時間より前の期間を生成する制御回路とを備え、上記期間に半導体メモリ装置の本来のメモリデータ以外の情報を上記データ出力端子から出力する構成としたことを特徴とする半導体メモリ装置。
IPC (2件)：
G11C 29/00 303
, G11C 11/401
