特許
J-GLOBAL ID：200903051164953229
不揮発性半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
若林 忠 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-211132
公開番号（公開出願番号）：特開2000-048580
出願日： 1998年07月27日
公開日（公表日）： 2000年02月18日
要約：
【要約】【課題】 消去/書込みを繰り返した結果、その消去/書込みに要する時間が長くなるメモリセルの劣化状態を、その都度読み取り、消去/書込み必要最短時間を加えて、劣化の度合を抑え、消去/書込みの繰り返し回数の長寿命化された不揮発性半導体記憶装置を提供する。【解決手段】 消去/書込み時、高電圧値をメモリアレイのメモリセルに一定時間加え、書込み判定メモリ内で、それぞれの抵抗で電圧降下した電圧を各メモリセルに供給し、メモリセルは、メモリアレイ内のメモリセルに比べて消去/書込みの困難な順に配列され、消去/書込み時にメモリセルに書込まれた値を読取り、判定結果読取り回路と適正値指定回路から適正書込み時間をタイミング制御部へ返信する。その時点で必要最短時間となる消去/書込みを行い、またいずれのメモリセルも消去/書込みない場合に書込みオーバー信号へ警告を発する。
請求項（抜粋）：
常に消去/書込みが行われる書込み判定メモリと、該書込み判定メモリのデータを読み取る判定結果読取り回路と、判定結果から適正な書込み時間をタイミング制御部に指示する又は書き込みオーバー信号に出力する適正値指定回路とを有する不揮発性半導体記憶装置において、消去/書込みを行う場合、高電圧値をメモリアレイのメモリセルに加える時、前記書込み判定メモリ内では、前記電圧値をそれぞれの抵抗で電圧降下した電圧をそれぞれのメモリセルに一定時間加え、これにより、消去/書込み時に前記書き込み判定メモリに書込まれた値を読み取り、前記判定結果読取り回路と前記適正指定回路から適正な書込み時間をタイミング制御部へ返信することにより、その時点で必要な最短時間となる消去/書込みを行い、またいずれの前記書込み判定メモリ内メモリセルも消去/書込みがされていない場合に書込みオーバー信号へ警告を発する手段を有する、ことを特徴とする不揮発性半導体記憶装置。
FI (2件)：
G11C 17/00 611 E
, G11C 17/00 601 D
5B025AA01
, 5B025AD04
, 5B025AD08
, 5B025AD15
, 5B025AE01
