特許
J-GLOBAL ID：200903051205990924

半導体装置

発明者：
森内 恒彦

森内 恒彦 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について

, 
富士通ヴィエルエスアイ株式会社

富士通ヴィエルエスアイ株式会社 について


代理人 (1件)： 恩田 博宣 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-067397
公開番号（公開出願番号）：特開2001-256728
出願日： 2000年03月10日
公開日（公表日）： 2001年09月21日
要約：
【要約】【課題】判定帰還型等化器における波形等化の安定性を高めることのできる半導体装置を提供すること。【解決手段】FFE41の出力信号s(n)に基づいてトリガ信号STを生成するトリガ信号生成回路35と、トリガ信号STに応答してレプリカ信号b(n)を生成するレプリカ信号生成回路36とを備えた。DFE34は、位相・周波数引き込み時に、判定信号a(n)に換えてレプリカ信号b(n)を用いる。タイミングリカバリ回路37は、位相・周波数引き込み時に等化信号y(n)とレプリカ信号b(n)とに基づいてサンプリングクロックSCKを生成する。利得制御回路38は、位相・周波数引き込み時に等化信号y(n)とレプリカ信号b(n)とに基づいてAGC31の利得を制御する制御信号を生成する。
請求項（抜粋）：
フィードフォワードフィルタ、加算器、判定器、シフトレジスタ、フィードバックフィルタを含み、クロックに基づいて入力信号をサンプリングしたデータから符号間干渉を取り除いた復号信号を生成する判定帰還型等化器を備え、前記加算器からの等化信号と前記判定器からの判定信号に基づいて、前記入力信号に対して前記サンプリングのための前記クロックの位相・周波数引き込みを行う半導体装置において、該位相・周波数引き込み時に、前記判定信号に換えて既知の判定結果に対応するレプリカ信号を用いるようにした、ことを特徴とする半導体装置。
IPC (4件)：
G11B 20/10 321 ,  H03L 7/08 ,  H04L 7/10 ,  H04L 25/03
FI (4件)：
G11B 20/10 321 A ,  H04L 7/10 ,  H04L 25/03 C ,  H03L 7/08 Z
Fターム (35件)：
5D044BC01 ,  5D044CC04 ,  5D044FG01 ,  5D044FG04 ,  5J106AA03 ,  5J106BB03 ,  5J106CC01 ,  5J106CC21 ,  5J106CC38 ,  5J106CC41 ,  5J106DD12 ,  5J106DD13 ,  5J106DD35 ,  5J106DD36 ,  5J106DD43 ,  5J106DD48 ,  5J106KK12 ,  5K029AA01 ,  5K029CC01 ,  5K029HH03 ,  5K029HH05 ,  5K029HH14 ,  5K029KK33 ,  5K029LL01 ,  5K029LL16 ,  5K047AA05 ,  5K047GG45 ,  5K047JJ08 ,  5K047MM23 ,  5K047MM27 ,  5K047MM28 ,  5K047MM33 ,  5K047MM38 ,  5K047MM45 ,  5K047MM53
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM